导读:本文包含了功耗低论文开题报告文献综述及选题提纲参考文献，主要关键词:Buck转换器,数字化查表,PID控制
功耗低论文文献综述
吴了,祝博文,刘蒙瑞,申树杰[1]（2019）在《一种低功耗低成本的数字化查表控制方法——以Buck转换器的PID控制为例》一文中研究指出数字控制系统由数字控制器和执行器组成.数字控制器常被置于系统的反馈环路中,使被控变量按期望的方式运行.然而,数字控制器为实现某种控制规则需要进行大量计算,不但消耗功率,而且会潜在影响环路的稳定性.设计了一种低功耗低成本的查表控制方法,将计算值预先保存至RAM中,大幅降低处理器的计算量,实现低功耗的同时也降低了MCU的应用成本.实验结果表明该方法能够被成功应用于Buck转换器PID控制中.(本文来源于《长沙大学学报》期刊2019年05期）
张毅,郗茜[2]（2019）在《低功耗低噪声宽带锁相环频率综合器设计分析》一文中研究指出在我国科学技术升级以及社会经济的高速发展的过程中,也为我国的电子设备带去了全新的发展机遇与挑战。对于现代化的电子系统而言,频率综合器使其系统的重要组成,其无论是在确保电子设备性能方面,还是RFID信号的收发领域都起到尤为重要的作用。(本文来源于《数码世界》期刊2019年07期）
罗永刚[3]（2019）在《一种新颖的低功耗低相位噪声VCO设计》一文中研究指出作为收发器的重要模块,与其他收发器模块相比,压控振荡器(VCO)消耗了大量能源。由于许多射频应用系统采用电池作为能源,如WiFi、蓝牙及物联网等系统,因此,在保持合理的系统性能的前提下,需尽量降低功耗。该文研究了标准VCO结构的性能,并提出了一种新的CMOS VCO电路结构。与传统的CMOS VCO相比,该文提出的CMOS VCO只需较少的外部偏置电流便可产生更高的跨导,因而可以消耗更低的功耗。在1.8 V电压供电下,该文提出的VCO仅消耗了2.9 mW,取得了-124.3 dBc/Hz@1 MHz的相位噪声。(本文来源于《压电与声光》期刊2019年05期）
郑骏翔[4]（2019）在《应用于脑电采集的低功耗低噪声斩波放大器芯片设计》一文中研究指出近年来,随着微电子技术在生物医学领域的应用不断发展,这一交叉领域在学术界得到了越来越多的关注。在诸如生物电信号采集、脑机接口等重要应用中,对信号采集设备的体积、功耗、噪声等性能提出了非常高的要求。作为生物电信号采集系统中关键模块的模拟前端放大器,对系统整体性能有着决定性的影响,从而引起了研究人员的极大关注。目前,低功耗、低噪声、高输入阻抗、高共模抑制比、高电源电压抑制比以及面积小是模拟前端放大器的主要关注点。本文主要针对植入式多通道脑电信号采集的应用,对相应的前端放大器电路模块进行了研究、分析与设计。主要工作包括:(1)针对植入式多通道脑电信号采集的应用场景进行了分析,从系统的角度出发,探讨了模拟前端放大电路的整体性能需求。基于闭环电容反馈结构设计了采用斩波稳定技术的多通道放大器系统,该放大器由两级放大电路、斩波开关构成。(2)针对植入式设备对于低噪声、低功耗的需求,在现有的用于优化NEF的电流复用结构的基础上,提出了一种新型的反相器堆迭电流复用结构。基于四级反相器堆迭,实现了一种具有低复杂度、低噪声效率因子等特点的四通道脑电信号采集的前端放大器芯片。使用UMC 0.18μm CMOS工艺对所提出的新型反相器堆迭电流复用结构前端放大器芯片进行设计,仿真结果表明所设计的放大器芯片在1.8V电源电压下,小号的总电流为198nA,-3dB带宽为5.41kHz,输入噪声功率谱密度为76.6nV/√Hz,增益为25.6dB,噪声效率因子和功耗效率因子分别为0.888和1.419。此外,与传统的正交电流复用结构相比,该反相器堆迭结构还具有无需电流重组电路,通道间串扰低,输出支路数目随堆迭层数线性增长的优势。这些优点使得反相器堆迭结构具有更低的复杂度、更好的性能以及实现更高阶的电流复用的可能性,令其成为一种更适合实现超低噪声效率因子的新一代多通道脑电信号放大器结构。(本文来源于《华南理工大学》期刊2019-04-01）
王波[5]（2019）在《低功耗、低成本、可编程深度神经网络处理器设计与实现》一文中研究指出深度卷积神经网络算法近年来迅猛发展,现已被广泛应用于图像识别、医疗诊断等领域。深度卷积神经网络通常在CPU、GPU、ASIC、FPGA等平台实现,现有的深度卷积神经网络处理器主要被用于高端应用,如自动驾驶汽车,数据中心和智能手机,其注重产品性能。而对于物联网应用,更注重产品功耗与产品成本。此外可编程性对于处理器支持不同的深度卷积神经网络算法也尤为重要。本文提出一种专用于物联网应用的低功耗低成本可编程深度卷积神经网络处理器。本文首先对深度卷积神经网络处理器的国内外研究现状进行分析,介绍在不同平台实现深度卷积神经网络处理器的最新成果。根据处理器的应用需求不同,提出本文所设计的低功耗低成本可编程深度神经网络处理器。接下来本文对深度卷积神经网络算法的基本概念、硬件实现、并行性特征进行介绍。从理论层面验证卷积层、池化层、激活函数与全连接层硬件实现的可行性,同时从卷积核内并行性、输入通道并行性与输出通道并行性叁个维度对本文深度卷积神经网络处理器并行计算设计进行分析,并提出衡量处理器性能的叁种参数。然后在可编程深度神经网络处理器硬件设计部分,本文采用五种创新技术。在处理器低功耗设计部分,本文采用基于“簇”的“S”型读取策略与数据复用技术,达到对数据的最大化复用,减少存储区读取次数从而降低功耗;本文采用基于“图”累加的方式完成中间特征图累加操作,减少输入特征图像重复加载次数从而降低功耗;将近零值过滤与零值跳过技术结合,屏蔽零值数据的传输和计算从而降低功耗。在处理器低成本与可编程设计部分,本文采用可编程层处理计算架构,通过复用层处理计算架构完成深度卷积神经网络所有层操作,减少硬件资源降低设计成本,同时其可编程性也增强处理器的灵活性。并且处理器采用基于“行”型数据存储结构,加快数据读取速度,在数据读取与计算间取得平衡,提升处理器整体速度。最后本文使用Vivado 2017.1套件作为开发和仿真工具,给出仿真结果。并在Xilinx Virtex-7 FPGA VC707评估套件进行硬件验证。对基于FPGA的可编程深度卷积神经网络处理器进行准确率分析与性能分析,本文处理器获得了31.01GOPS/W,0.22GOPS/DSP的成绩,优于现有的几种深度神经网络处理器。同时针对本文所提出的可编程深度神经网络处理器进行总结,并对后期优化提出建议。(本文来源于《电子科技大学》期刊2019-03-29）
叶珍[6]（2019）在《GaAs MMIC 8-12GHz低功耗低噪放芯片》一文中研究指出本文叙述了GaAs MMIC 8-12 GHz低功耗低噪放芯片的设计,并给出了实际测试结果。该低噪放芯片在具有较低噪声的同时,实现了较低的功耗,且具有正斜率的增益均衡特性。增益19.2～21dB,噪声系数为1.5dB,输出P_(-1)大于10dBm,静态电流35mA,增益具有1.8dB的正斜率,输入输出驻波比均≤1.5:1。电路芯片尺寸为:1.75×1.45×0.1 (单位mm)。引言:当前,砷化镓单片微波集成电(本文来源于《电子世界》期刊2019年05期）
张文宝,唐民[7]（2019）在《低功耗低噪声宽带锁相环频率综合器设计》一文中研究指出随着科学技术的快速发展以及社会经济的进步,我国的电子设备也迎来了新的发展机遇。而频率综合器作为现代电子系统的基础组成部分,在保证电子设备功能、无线射频信号收发等领域发挥着极为重要的作用。而如何缩小频率综合器的规模,降低其使用功耗和噪音,是现阶段锁相环频率综合器的主要研究方向。本文基于频率综合器的基础上,对如何降低其功耗和噪声做了深入的分析探讨,以期为相关工作人员提供指导和帮助。(本文来源于《电子技术与软件工程》期刊2019年01期）
[8]（2018）在《CEVA和Tempow合作为入耳式蓝牙耳机提供具有低功耗、低延迟特性的真无线立体声技术》一文中研究指出CEVA宣布与Tempow合作,将下一代真无线立体声(True Wireless Stereo, TWS)功能带入蓝牙耳机大众市场。双方合作所实现的联合IP解决方案通过标准蓝牙双模连接链路来提供同步的左/右耳音频,延迟时间短,并且消除了现今许多TWS实施方案共通的功耗损失问题。(本文来源于《中国电子商情(基础电子)》期刊2018年12期）
李文静[9]（2018）在《应用于电池系统的低功耗低压差线性稳压器研究与设计》一文中研究指出从人类开始掌控电力开始,电力推动了第二次工业革命的前进,给社会和生活带来的巨大的变革,一系列用电设备随之产生、发展。时至而今,市面上所应用的电子产品琳琅满目。电子类产品特别是消费类电子的巨大市场需求,推动了电子半导体产业的稳步发展,进而促进了电源管理产品取得长足的发展。LDO是电源芯片两大类之一,具有结构简单、功耗低、噪声低、面积小、成本低等特点在电源管理类芯片中占据半壁江山。本文介绍了传统LDO结构的组成,工作原理,设计难点,当前研究热点。然后在此基础上研究并设计出一款大电流可调电压输出的高精度LDO芯片。包括完成LDO的主体结构的选型、环路稳定性的分析、低压运放设计。这一部分是本文的主要工作。本文的创新点在于:1、核心电路采用分级导通的通路,确保环路可以在不同的负载环境下仍然保持稳定;2、修调电路的提出与设计:鉴于基准在LDO电路中的重要性,对低压高精度的带隙基准还专门设计的修调电路,力求把工艺对基准输出的影响降低到最小,达到最优化的设计。3、其他辅助模块的设计:为了芯片的完整性和考虑到实际芯片应用环境的复杂性,加入了其他辅助模块的设计。电路采用SIMIC0.18um CMOS工艺进行设计,最终完成版图设计和后端仿真。后仿真结果结果显示,LDO的工作电压范围在1.425V(25)3.6V,输出在0.5V(25)3.3V可调。输出电流在2mA(25)4A范围内。压差电压小于200mV,静态功耗小于800uA,建立时间小于120uS,过冲电压小于60mV,线性调整率0.1%,负载调整率0.025%。在-55℃(25)125℃范围内,所有指标达到设计要求。相对于传统LDO,本文的低功耗LDO非常适用于电池供电系统,4A大电流输出和0.5V(25)3.3V可调电压输出可以满足丰富的系统需求,匹配于大多数低电压电池系统。(本文来源于《深圳大学》期刊2018-06-30）
王莹[10]（2018）在《传感器端也能实现AI推理——莱迪思的低功耗、低成本FPGA方案出炉》一文中研究指出网络边缘计算革命蓄势待发,不过,只有具备AI系统专长的开发人员方可驾轻就熟。随着用户寻求更高级别的智能,对于靠近IoT(物联网)数据源的低功耗推理的需求将与日俱增。这些传感器端,尤其是超低功耗的传感器端如何实现人工智能?近日,莱迪思半导体公司推出了超低功耗Lattice Sens AI。公司亚太区资深事业发展经理陈英仁先(本文来源于《电子产品世界》期刊2018年06期）
功耗低论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
在我国科学技术升级以及社会经济的高速发展的过程中,也为我国的电子设备带去了全新的发展机遇与挑战。对于现代化的电子系统而言,频率综合器使其系统的重要组成,其无论是在确保电子设备性能方面,还是RFID信号的收发领域都起到尤为重要的作用。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
功耗低论文参考文献
[1].吴了,祝博文,刘蒙瑞,申树杰.一种低功耗低成本的数字化查表控制方法——以Buck转换器的PID控制为例[J].长沙大学学报.2019
[2].张毅,郗茜.低功耗低噪声宽带锁相环频率综合器设计分析[J].数码世界.2019
[3].罗永刚.一种新颖的低功耗低相位噪声VCO设计[J].压电与声光.2019
[4].郑骏翔.应用于脑电采集的低功耗低噪声斩波放大器芯片设计[D].华南理工大学.2019
[5].王波.低功耗、低成本、可编程深度神经网络处理器设计与实现[D].电子科技大学.2019
[6].叶珍.GaAsMMIC8-12GHz低功耗低噪放芯片[J].电子世界.2019
[7].张文宝,唐民.低功耗低噪声宽带锁相环频率综合器设计[J].电子技术与软件工程.2019
[8]..CEVA和Tempow合作为入耳式蓝牙耳机提供具有低功耗、低延迟特性的真无线立体声技术[J].中国电子商情(基础电子).2018
[9].李文静.应用于电池系统的低功耗低压差线性稳压器研究与设计[D].深圳大学.2018
[10].王莹.传感器端也能实现AI推理——莱迪思的低功耗、低成本FPGA方案出炉[J].电子产品世界.2018