一、BIST技术及其在Memory中的应用（论文文献综述）
王海新[1]（2021）在《基于改进March C+算法的MBIST电路设计》文中认为静态随机存储器（Static Random-Access Memory,SRAM）作为片上芯片系统（System on Chip,So C）中应用最广泛的一种IP内核,它的可靠性和稳定性对So C系统及其重要。本文以一款8192×32位的DICE结构抗辐射SRAM为待测芯片,提出改进March C+算法,并完成该SRAM内建自测试电路（Memory Built-in Self Test,MBIST）的设计与验证。首先分析待测电路12管DICE结构抗辐射SRAM存储单元与通常6管SRAM存储单元结构上的差异与工作方式上的不同,并详细介绍了DICE结构抗辐射SRAM的架构组成及各模块和端口的功能。根据故障建模的思想,研究并分析SRAM中常见的6类单单元故障模型和7类双单元耦合故障模型,由于DICE结构SRAM的结构较通常SRAM更复杂,以上各类故障的发生率均明显提升,因此提高测试算法故覆盖率尤为重要。研究并分析针对以上13种故障模型的March算法敏化操作序列,结合各算法故障覆盖情况,选择对March C+算法进行改进,改进后的新算法March C+16n针对以上13类故障模型的故障原语综合故障覆盖率由78.6%提高到88.1%。将改进后的新算法March C+16n应用在针对DICE结构SRAM的MBIST电路RTL级代码设计中,仿真结果表明MBIST电路在SRAM正常工作模式和测试模式下的功能和改进算法执行是正确的。采用SMIC 0.18μm工艺对基于改进算法的MBIST电路进行物理设计,完成从RTL级到版图实现的整个过程,包括逻辑综合,形式验证,布局布线等。本文设计实现的MBIST电路布局布线后的电路面积为150μm×145μm,该面积仅为待测电路DICE结构抗辐射SRAM面积的2%。
王展意[2]（2021）在《并口存储芯片测试系统的设计与实现》文中认为随着世界集成电路产业的不断发展,各种集成电路设备对于存储器的要求也越来越高。传统存储器一般分为非易失性存储和易失性两种,非易失性存储一般具有高速读写的特点但数据断电不可保留,易失性存储则与之相反。几乎没有一种传统存储器可以兼顾两种优点,但是近年来随着对存储技术的研究不断深入涌现出一批新型存储器。在这些存储器中应用前景比较明朗的一款是MRAM（Magnetic Random Access Memory,磁阻随机存储器）,由于基础结构的制造工艺限制目前这种存储器还处于研发阶段。在一款合格的商用存储器大量上市之前需要进行完备的芯片测试工作,以确保芯片的各种功能的稳定,所以找到一种操作灵活、成本低廉的存储芯片测试系统显得尤为重要。本文主要在研究新型存储器MRAM结构的基础上,通过嵌入式Microblaze处理器搭建了一个用于DDR4（Dual Date Rate 4,双倍速率第四代接口）的功能测试系统。本文并口存储芯片测试系统的研究内容主要分为以下四个部分:（1）新型存储器的发展背景和国际和国内的研究现状,新型非易失存储器的结构和特点,以及存储器故障模型与测试算法。（2）研究DDR4标准协议的逻辑设计部分,包括引脚功能,各种接口命令,模式寄存器配置,DBI（Data Bus Inversion,数据总线翻转）、DM（Data Mask,数据掩码）、CRC（Cyclic Redundancy Check,循环冗余校验）校验算法,时序参数要求等等,在深入学习了DDR4接口逻辑控制方法后设计测试系统。（3）进行FPGA（Field-Programmable Gate Array,现场可编程门阵列）核心板的选型,学习FPGA主板电源模块的上电顺序与电压要求。研究时钟的产生以及上位机和测试系统的接口通信模式,上位机通过Mini USB（Universal Serial Bus,通用串行总线）接口对核心板供电,并通过USB转UART（Universal Asynchronous Receiver/Transmitter,通用异步接收发送器）芯片将上位机发送的指令格式转为测试系统可以接收的UART通信格式。（4）测试系统采用SOPC（System-on-a-Programmable-Chip,片上可编程系统）系统的设计方法,通过FPGA实现了硬件部分的连接,使用Microblaze和GPIO（General-purpose input/output,通用接口）等ip软核搭建嵌入式系统硬件部分。测试系统通过串口调试工具和上位机的PC（personal computer,个人计算机）端进行通信。之后通过SDK（Software Development Kit,软件开发打包工具）控制测试系统的接口时序产生测试激励,具体通过各种接口的API（Application Program Interface,应用程序接口）函数产生DDR4接口时序并进行上板验证。
刘世欢[3]（2020）在《基于低电压SRAM的DFT测试技术研究与实现》文中指出物联网（Io T）时代的到来使得人们对于低功耗、高可靠性芯片的追求日益凸显。低电压静态随机存取存储器（SRAM）作为低功耗芯片中不可或缺的部分,因其高速、高密度、高复杂性的特点导致与之相关的SRAM故障测试问题亟待解决。开发高故障覆盖、低面积开销的SRAM测试解决方案具有广阔的应用前景。本文通过对低电压6T SRAM存储单元进行研究,解析了静态噪声容限（SNM）对于稳定性故障的影响,结论表明在测试模式下提升字线电压能够有效暴露稳定性故障,同时建立稳定性故障的参数化模型用于故障模拟注入与可测性设计（DFT）测试方案指标评估。根据理论研究成果,面向低电压6T SRAM中稳定性故障检测问题开发了一种基于字线结构修改的DFT解决方案,该DFT电路修改了原本的字线结构,采用一个PMOS管、一条延时链、两个电容以及一个与门实现,并添加一个外部DFT测试控制信号test＿dft,配合提出的March Sta F算法即可有效提高故障覆盖率。本文基于TSMC 28nm CMOS工艺,采用Tessent Memory BIST技术流程,在一款低功耗So C上实现了提出的DFT方案,并使用VCS+Finesim混合仿真进行验证与分析。实验数据表明,所设计DFT电路面积开销约1%（考虑连线负载模型则更低）,稳定性故障检测能力提升89%以上（解决了驱动管漏极必然发生测试逃逸现象的问题）;所设计MBIST优化方案在保证故障覆盖率的同时,面积开销为全部待测存储器的0.7373%,占So C芯片总面积的0.0965%,功耗为19.03μW,占So C芯片总功耗的0.2424%,具有良好的工程实用性。
吕凯[4]（2020）在《低电压存储器BIST测试技术研究与实现》文中研究表明为了满足不同的应用场景,SRAM的低功耗技术成为业内的研究热点,其中最直接有效的低功耗设计方法就是降低工作电压。随着制造工艺的不断发展,在低电压的工作环境下,工艺参数波动也愈加严重,SRAM的稳定性问题越来越差。因此,针对低电压SRAM测试的要求越来越高。本文围绕故障覆盖率和测试时间这两个指标,提出一种面向低电压SRAM半选稳定性故障的BIST测试方案,首先介绍和分析了低电压SRAM设计和常见的故障模型;然后,分析半选稳定性问题机理和测试的必要性,其中,测试必要性阐述了半选稳定性问题与常见故障的区分,以及半选稳定性问题与电压的关系。并对半选稳定性问题进行故障建模,将参数波动引发的半选稳定性问题映射到电气参数引起的问题,进一步抽象成逻辑模型;最后,推导出能够覆盖半选稳定性故障的测试元素:{↑↓W0,↑↓W1R1（column0）,↑↓R0（another）,↑↓W1R1（column1）,↑↓R0（column0）},整合该测试元素和传统March C算法,提出一种新的测试算法:March＿HS算法,该算法具有半选稳定性故障覆盖率高、测试时间较短的优点。文章基于一款TSMC 40nm工艺的低电压SRAM,使用MBISTArchitect实现了March＿HS算法,并通过FINESIM+VCS联合仿真技术进行仿真与分析。结果表明:针对半选稳定性故障,在工作电压为1V、0.9V、0.8V的情况下,March＿HS相对于March C、March C+的故障覆盖率分别提升了0.3%、0.3%;8.2%、8.2%;25.7%、2.7%。另外,March＿HS算法的测试复杂度仅为12N-2R（其中,N为地址数,R为存储阵列行数）,因此测试时间相比于March C+约减少14%。
汤振坤[5]（2020）在《基于ECC和BISR的嵌入式存储器在线自愈研究》文中认为随着集成电路技术的不断发展,SoC芯片集成度越来越高,一块手机芯片上能够集成上亿个晶体管,芯片的故障发生概率也随之增大。而其中占芯片面积最大的就是嵌入式存储器。因此在芯片的生产,出厂和使用过程中对嵌入式存储器进行检测和修复越来越重要。尤其是在使用过程中的在线检测和修复,可以发现在离线检测中难以发现的问题,快速修复故障,提高存储器使用寿命。所以,如何更好地实现嵌入式存储器在线检测和自愈就成了当前研究的重要问题,也是本文研究的主要问题。本文主要研究内容如下:（1）对嵌入式存储器的故障类型进行了研究,尤其是针对老化过程,记录下故障发生地址,按照瞬时故障,间歇性故障和永久性故障的分类方法进行分类,便于后续对于故障的预测;（2）研究了存储器的在线内建自测试,并且在原有的测试方案基础上进行改进,提出了较小面积占用的临时寄存器测试方法。使用离线测试中的March C-算法进行测试,但是对于测试单元内数据先用临时寄存器进行备份。在测试过程中,为了减小临时存储器面积以及覆盖测试故障,采用对存储单元两两测试的方法,这样每次只需要备份两个字,并且可以检测所有单元之间的耦合故障;（3）对存储器进行了老化研究,采用模拟的方法建立故障预测模型,用韦伯分布对故障发生进行拟合,根据故障发生规律和拟合的函数曲线预测故障可能发生的概率,根据故障发生概率进行存储器修复工作。（4）将提出的在线测试方法与ECC技术和冗余分配技术相结合设计一整套的存储器故障自愈机制。包含从检测到修复和预防的一整套完整机制,最大限度保障存储器的稳定,延长存储器使用寿命。
林刘涛[6]（2020）在《基于SRAM的存储器测试算法的设计》文中研究表明在当今社会发展过程中,消费类电子对存储的需求愈加强烈,存储器在各类集成电路产品中的角色变得越来越重要。人们为了扩大存储容量而开始改进工艺制程、降低特征尺寸、提升存储密度,使得存储器在芯片中的占比越来越大,晶体管集成度越来越高,也更容易发生各种物理故障。为解决存储器的可测性问题,保证芯片良率,存储器内建自测试技术（MBIST）成为研究的主要方向。在MBIST技术中,又属测试算法最为重要。研究出一种快速高效的测试算法对于提高产品良率、降低测试成本显得尤为重要。本课题的工作内容如下:（1）以SRAM单一单元故障、双单元耦合故障、连接性故障、动态故障这四类故障模型,共计326种原语故障,本文通过分析每一种故障的逻辑行为表现,给出了检测各个故障的March元素。同时通过整合优化,基于March SL算法进行改进,提出了时间复杂度为49N,故障覆盖率可达97%的March SLE测试算法,较March SL 79%的故障覆盖率有了大幅提高。（2）以格罗方德厂商的容量为32X128的14nm单端口嵌入式存储器为测试对象,设计一个简易CPU与存储器进行数据交互的的实例来模拟存储器的应用场景。通过编写读写指令库、算法文件实现March SLE算法以及内建自测试电路的插入。通过制定存储器分组规则实现存储器的分组优化,并把数据比较模块放在了BIST控制模块中用于不同存储器的共享,避免了通信信号过多不利于调试的缺点,同时也减小了芯片面积;对来自于不同时钟域的信号进行时序处理,避免了亚稳态问题的产生。（3）为了检验March SLE算法的测试效果,本文根据不同故障的原语描述,设计相应的存储器故障场景,并使用March C-、March SL、March SLE对故障进行检测,分析它们的故障检测效果,结果表明March SLE能够很好的完成故障检测的任务,进而验证了March SLE算法的有效性。进行后仿,分析March SLE算法和其他算法相比是否给面积和功耗带来了更多的开销,结果表明,在面积上March SLE比March SL增加了0.005%,功耗则降低了0.046%,并未有太大差别。基于商业芯片项目分析影响内建自测试电路面积的主要因素。本文的研究结果表明,和传统算法相比,March SLE算法大幅提高了故障覆盖率,能够覆盖更多的故障类型,具有很好的测试效果,并在实际应用中得到了验证。
程华丽[7]（2019）在《Efuse读写控制模块的设计与验证》文中提出电可编程熔丝（Electrically programmable fuse,Efuse）广泛地运用到片上系统（System on Chip,SoC）芯片设计中,其除了芯片身份认证（Chip ID）、内存修复等传统功能,也逐渐运用到SoC中的安全应用,具有存储安全密钥等新功能。在微处理器代码存储和片上加密密钥的安全应用等功能的驱动下,Efuse的使用量急剧增大。随着SoC设计集成度和复杂度的提高,片上也需要更多的Efuse来管理相应的功能。课题源于实习公司的项目开发需求,主要开展应用于基带芯片的Efuse功能设计与验证工作,取得的成果如下:1、论文采用Intel 14nm三栅极高k金属栅极CMOS工艺制造的高密度金属熔丝技术,在研究分析该Efuse基本结构与原理的基础上,对该Efuse阵列进行了功能存储库区域的划分,为后续Efuse读写控制模块的设计奠定技术基础。2、基于划分的功能存储库区域,引入全局嵌入式冗余系统（Global System for Embedded Redundancy,GSER）,设计了一款与Tessent兼容的Efuse读写控制模块——全局熔丝分配器（Global Efuse Dispatcher,GED）,该兼容Tessent的GED模块可实现对Efuse的读写控制和功能管理。相较于传统Efuse模块,其还具有可内部烧写内存修复信息的功能,这也是本文的创新之处。3、完成GED模块设计之后,进一步采用Tessent解决方案,完成了SoC中故障存储器的内建自修复;设计了复位状态机和Efuse状态机,可为系统提供初始化配置信息以及提供软件编程Efuse的可能性;实现了Fuse寄存器的两种配置方式,在芯片生产测试过程中,可以实现软件的方式来配置改变Efuse值,并可以通过相应的寄存器配置更改系统读取到的Efuse值的来源。通过以上的设计与研究,完成了应用于SoC的Efuse功能设计。4、针对所设计的GED模块和Efuse功能设计,划分验证类型,制定验证计划,利用动态仿真技术对GED模块进行了功能验证,再利用基于断言的形式验证对复位状态机进行了验证。最后,分析波形图和数据结果,调试错误,收集并提高覆盖率,直到覆盖率达到100%,实现了对Efuse功能的完备验证。验证完备的GED模块在基带芯片中的应用表明,本文所设计的GED模块可有效控制Efuse功能。同时,该GED模块还可作为一个IP应用于下一代基带芯片中,节省相应的开发成本。本论文所设计兼容Tessent的GED模块,具有较强的实用性,可为Efuse相关设计与研究提供重要的技术参考。
李晓宣[8]（2019）在《SoC存储体内建自测试实现及功耗优化》文中研究说明随着近年来SoC芯片的广泛应用,解决SoC的可测性问题,已经成为人们关注和研究的热点。针对SoC测试向量数据量大的问题,目前研究者们已经提出了许多的解决方案,其中内建自测试是最有效的一种。在内建自测试中,最典型和最重要的就是存储体内建自测试控制器,针对不同的SoC芯片,不同的电路结构,不同类型和大小的存储体,需要考虑相应MBIST控制器的设计,以满足在不同设计中的测试要求。同时,随着超大规模集成电路深亚微米工艺技术和系统级芯片（SoC）的发展,使得集成电路的测试面临越来越多的困难,尤其是测试时的功耗问题。因为过大的功耗会引起集成电路温度上升,影响集成电路的正常工作,降低芯片的成品率和可靠性。因此,在芯片测试的过程中考虑功耗优化已经成为一种必须。由于SoC芯片中对存储体模块MBIST的广泛使用,对其进行功耗优化的研究也变得非常活跃,已经成为一个很重要的研究方向。本论文研究了常见MBIST算法的复杂性,运行时间和故障类型。选取适当的算法完成了FT-SoC芯片所有memory的内建自测试;根据存储体的不同设计风格和层次,实现了两种MBIST控制器的设计,并从多层次对其进行了成功的仿真验证,证明了设计的正确性;通过旁路设计,实现了MBIST和全扫描模式的隔离。在实现SoC芯片的MBIST控制器基础上,本论文拟对存储体内建自测试的功耗问题进行研究,提出降低SoC片上大容量存储体瞬间测试功耗的方法。其一是基于物理布局的分组控制技术,按照项目上功耗指标和存储体工作频率要求,结合存储体大小种类,设计了带诊断功能的分组控制器并通过了仿真验证;其二采用门控时钟的方法对功耗进行优化,列举常见的几种门控时钟技术及其优缺点,提出针对MBIST功耗优化设计的门控时钟结构,给出在memorybypass和MBIST后仿中门控时钟的设计。目前,该款SoC芯片已经成功流片,利用ATE设备对芯片进行了测试,获取了MBIST瞬间测试功耗的数据。对MBIST分组瞬间测试功耗结果进行了详细的分析,得出的最大瞬间测试功耗只有芯片最大功耗要求的21.3%,而且每个分组的瞬间功耗都比较平均,完全满足设计要求。同时,通过实际测试,分析了测试功耗与存储体大小、存储体位宽、频率和温度的关系,发现测试功耗与存储体大小、频率和温度都是成正比的关系,进一步证明了分组设计的合理性和有效性。
桑胜男[9]（2019）在《一种高效的16nm Fin-FET存储器的可测试系统的设计与分析》文中认为随着IC制造工艺技术的改进和完善,片上系统的集成度越来越高,片上系统中嵌入式存储器的比例也在不断增加。然而,复杂的新工艺也更易导致存储器在生产过程中出现新的缺陷,进而导致存储器出现新的故障。因此,存储器测试的难度越来越大。存储器内建自测试方法因其设计简单、硬件成本适中、故障覆盖率高等优点,己成为了当今主流的存储器测试方法。存储器测试算法是MBIST电路的核心,March算法则是如今使用范围最广的存储器测试算法。常用的March算法如March C、March C+等等,仅仅针对静态故障的测试,而到了 Fin-FET工艺后,研究人员发现Fin-FET存储器对动态故障更加敏感,因此动态故障的测试已成为一个不容忽视的问题。本论文主要研究了 16nm Fin-FET存储器的内建自测试系统,主要工作内容如下:（1）研究了存储器静态故障及动态故障的原理,分析了常用的存储器测试算法的原理及故障覆盖率。针对Fin-FET存储器对动态故障更加敏感的特点,提出了一种改进的动态故障测试算法,改进的算法与March MDIa及March MDIb算法对两次敏化操作的单存储单元动态故障的覆盖率都为100%,但复杂度较之后两种算法降低了约 24%。（2）设计了一种含有四种测试算法的MBIST电路,测试时可根据需求仅执行一种测试算法或四种算法顺序执行。然后通过NC-Verilog完成了 MBIST电路的RTL级仿真验证。（3）使用EDA工具首先完成了 MBIST电路的逻辑综合及形式验证,然后通过后端物理设计完成了测试芯片的布局布线,最后得到测试芯片的GDS II版图文件。
杨丽婷[10]（2019）在《嵌入式Flash存储器内建自测试电路设计》文中研究指明嵌入式Flash存储器作为便携式设备的基础,其在存储器市场占据较大的市场份额。由于测试成本是影响芯片成本的重要因素,研究减少Flash存储器测试成本的方法有利于降低Flash存储器的成本。本文作者提出了改进的March-like算法,有效提高了故障测试的效率以及故障覆盖率,降低了测试成本,并设计了相应的Flash的内建自测试电路。该算法采用棋盘格向量,使每个存储单元可以最大程度受到周围存储单元编程操作的干扰,有利于激活存储单元的累积故障,从而检测到故障单元。算法在爱万德公司机型为T5781的测试机台上进行了测试验证。验证结果表明,相较于March-like算法,改进的March-like算法有效提升了33%的效率。在对160颗晶片的实测中,在采用March-like算法测试时,并未检测出故障晶片,而在采用改进的March-like算法时,则成功检测出3颗故障晶片,进一步证明了该算法的有效性。本课题是基于改进的March-like算法完成内建自测试电路的设计的。该测试电路主要由三大主要功能模块构成,它们分别是正常工作模式模块、测试工作模式模块和故障测试模式模块。本课题完成了该电路的Verilog设计、综合及完整的物理设计。本设计采用55nm的CMOS工艺,占用芯片面积为15557um2,相较于应用该测试电路的Flash电路,Flash BIST所占用的面积大概占Flash电路的11%左右。本设计已成功应用于一量产芯片,产品即将流片。
二、BIST技术及其在Memory中的应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、BIST技术及其在Memory中的应用（论文提纲范文）
（1）基于改进March C+算法的MBIST电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外发展研究现状 |
| 1.2.1 存储器故障建模研究发展现状 |
| 1.2.2 存储器MBIST测试算法研究发展现状 |
| 1.2.3 MBIST架构研究发展现状 |
| 1.3 论文研究内容和结构安排 |
| 第2章 DICE结构抗辐射SRAM原理及故障模型 |
| 2.1 基于DICE结构抗辐射SRAM工作原理 |
| 2.1.1 6管存储单元基本结构及工作原理 |
| 2.1.2 基于12管DICE结构存储单元基本结构及抗辐射原理 |
| 2.1.3 基于DICE结构抗辐射SRAM的架构 |
| 2.2 存储器故障模型 |
| 2.2.1 故障建模及故障检测原理 |
| 2.2.2 故障模型分类 |
| 2.2.3 故障原语 |
| 2.3 本章小结 |
| 第3章 MBIST电路中改进的March算法设计 |
| 3.1 March算法原理及分析 |
| 3.2 故障原语及故障检测分析 |
| 3.2.1 单单元故障检测 |
| 3.2.2 双单元耦合故障检测 |
| 3.2.3 March算法故障覆盖率 |
| 3.3 March C+16n算法设计与分析 |
| 3.3.1 March C+16n算法设计 |
| 3.3.2 March C+16n算法对WDF故障的分析 |
| 3.3.3 March C+16n算法对CFdsxwx故障的分析 |
| 3.3.4 March C+16n算法对CFwd故障的分析 |
| 3.3.5 March C+16n算法故障覆盖率 |
| 3.4 本章小结 |
| 第4章 基于March C+16n算法的MBIST电路设计与逻辑综合 |
| 4.1 基于March C+16n算法的MBIST电路架构 |
| 4.2 基于March C+16n算法的MBIST电路设计 |
| 4.2.1 March C+16n算法文件设计 |
| 4.2.2 脚本文件设计 |
| 4.3 基于March C+16n算法的MBIST电路的功能仿真验证 |
| 4.4 MBIST电路的逻辑综合与形式验证 |
| 4.4.1 配置.synopsys_dc.setup环境 |
| 4.4.2 配置MBIST电路DC综合约束条件 |
| 4.4.3 逻辑综合结果分析 |
| 4.4.4 MBIST电路的形式验证 |
| 4.5 本章小结 |
| 第5章 MBIST电路的物理设计 |
| 5.1 MBIST电路物理设计流程 |
| 5.2 MBIST电路数据导入 |
| 5.3 布局规划设计 |
| 5.3.1 全局电源地逻辑连接设置 |
| 5.3.2 电源环线与电源条线设计 |
| 5.4 MBIST电路布局设计 |
| 5.5 MBIST电路时钟树综合设计 |
| 5.6 MBIST电路布线 |
| 5.7 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表论文 |
| 攻读学位期间承担科研项目 |
（2）并口存储芯片测试系统的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题的研究背景与意义 |
| 1.2 本课题国内外发展现状 |
| 1.3 论文的研究内容与主要工作 |
| 1.4 本文章节安排与结构 |
| 第二章 新型存储器的工作原理与测试方法 |
| 2.1 半导体存储器的种类 |
| 2.2 新型非易失存储器的特点 |
| 2.2.1 相变存储器 |
| 2.2.2 阻变存储器 |
| 2.2.3 铁电存储器 |
| 2.2.4 磁阻存储器 |
| 2.3 存储器测试方法分类 |
| 2.4 接口的通信模式 |
| 2.5 存储器故障模型简介 |
| 2.6 存储器测试算法分析 |
| 2.6.1 单一MSCAN算法 |
| 2.6.2 棋盘算法 |
| 2.6.3 几种MARCH算法 |
| 2.7 本章小结 |
| 第三章 FPGA硬件设计和DDR4接口协议 |
| 3.1 并口存储器测试系统总体架构 |
| 3.2 测试系统FPGA主板介绍 |
| 3.2.1 核心板FPGA芯片 |
| 3.2.2 晶振电路 |
| 3.2.3 板上QSPI Flash存储 |
| 3.2.4 复位按钮电路 |
| 3.2.5 下载器JTAG接口 |
| 3.2.6 通信接口Mini USB |
| 3.3 待测新型存储芯片的结构与接口 |
| 3.3.1 存储器架构 |
| 3.3.2 存储器引脚功能 |
| 3.3.3 寄存器定义 |
| 3.3.4 上电初始化要求 |
| 3.3.5 接口的命令 |
| 3.3.6 读写要求 |
| 3.3.7 特殊功能 |
| 3.3.8 循环冗余crc校验和CA parity |
| 3.4 本章小结 |
| 第四章 测试系统硬件架构与设计 |
| 4.1 硬件开发环境介绍 |
| 4.2 简介SOPC系统设计方法 |
| 4.3 测试系统硬件架构与模块功能 |
| 4.3.1 微处理器模块Microblaze |
| 4.3.2 通信接口模块GPIO |
| 4.3.3 串口通信模块UART |
| 4.3.4 总线互联模块 |
| 4.3.5 逻辑分析仪模块 |
| 4.4 约束设计 |
| 4.5 硬件结果分析 |
| 4.6 本章小结 |
| 第五章 测试系统软件设计与结果分析 |
| 5.1 软件开发环境介绍 |
| 5.2 软件设计方法 |
| 5.2.1 各个接口的API函数 |
| 5.2.2 头文件参数化设计 |
| 5.2.3 时钟信号的产生 |
| 5.2.4 接口命令的实现 |
| 5.2.5 读写功能的设计 |
| 5.2.6 串口通信命令的设计 |
| 5.3 测试系统的上板验证 |
| 5.3.1 待测项 |
| 5.3.2 基础指令结果分析 |
| 5.3.3 寄存器配置测试 |
| 5.3.4 读写操作的激励发送 |
| 5.4 本章小结 |
| 第六章 本文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）基于低电压SRAM的DFT测试技术研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 专用术语注释表 |
| 第一章 绪论 |
| 1.1 课题背景与研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 研究内容与组织结构 |
| 第二章 低电压SRAM测试技术研究 |
| 2.1 低电压SRAM存储单元模型 |
| 2.2 存储器可测性设计(DFT)技术 |
| 2.2.1 浮动位线攻击技术 |
| 2.2.2 读等效应力技术 |
| 2.2.3 字线脉冲技术 |
| 2.3 存储器内建自测试(MBIST)技术 |
| 2.3.1 测试矢量生成 |
| 2.3.2 输出响应处理 |
| 2.3.3 内建自测试控制器 |
| 2.4 本章小结 |
| 第三章 面向稳定性故障的低电压6T SRAM DFT技术研究 |
| 3.1 低电压6T SRAM存储单元研究 |
| 3.1.1 读写操作模拟 |
| 3.1.2 存储节点电压 |
| 3.1.3 单元比的影响 |
| 3.2 低电压6T SRAM存储单元稳定性故障 |
| 3.2.1 稳定性故障与数据保持故障 |
| 3.2.2 静态噪声容限的计算分析 |
| 3.2.3 稳定性故障的参数化模型 |
| 3.3 用于稳定性故障检测的DFT电路设计 |
| 3.3.1 提出的DFT电路设计思路 |
| 3.3.2 提出的DFT电路结构及工作原理 |
| 3.4 本章小结 |
| 第四章 基于一款SoC芯片的存储器测试技术优化与实现 |
| 4.1 面向超低功耗应用的SoC芯片概述 |
| 4.2 面向稳定性故障的DFT测试电路实现与验证 |
| 4.2.1 验证流程与验证方法 |
| 4.2.2 DFT电路实现与面积分析 |
| 4.2.3 故障模拟注入与检测能力 |
| 4.2.4 MBIST配置与电路生成 |
| 4.2.5 DFT有效性验证 |
| 4.3 基于SoC芯片的MBIST电路优化与实现 |
| 4.3.1 MBIST优化分析 |
| 4.3.2 MBIST实施方案 |
| 4.3.3 MBIST工程实现 |
| 4.4 整体测试方案总结分析 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 论文总结 |
| 5.2 工作展望 |
| 参考文献 |
| 附录1 程序清单 |
| 附录2 攻读硕士学位期间撰写的论文 |
| 附录3 攻读硕士学位期间申请的专利 |
| 附录4 攻读硕士学位期间获得的奖项 |
| 附录5 攻读硕士学位期间参加的项目 |
| 致谢 |
（4）低电压存储器BIST测试技术研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 主要工作 |
| 1.4 论文结构 |
| 第二章 低电压SRAM测试综述 |
| 2.1 低电压SRAM设计 |
| 2.2 低电压SRAM故障模型 |
| 2.3 低电压SRAM测试方案 |
| 2.3.1 常见低电压SRAM测试方法 |
| 2.3.2 低电压SRAM内建自测试 |
| 2.4 低电压SRAM测试算法 |
| 2.5 本章小结 |
| 第三章 低电压SRAM半选稳定性故障研究 |
| 3.1 低电压SRAM半选稳定性机理分析 |
| 3.1.1 半选稳定性现象 |
| 3.1.2 半选稳定性问题的测试必要性 |
| 3.2 低电压SRAM半选稳定性故障建模 |
| 3.3 本章小结 |
| 第四章 低电压SRAM March_HS测试算法设计 |
| 4.1 测试元素与测试算法设计 |
| 4.1.1 半选稳定性故障测试元素推导 |
| 4.1.2 March_HS算法设计 |
| 4.2 March_HS算法实现 |
| 4.3 March_HS BIST电路设计 |
| 4.3.1 低电压SRAM建模 |
| 4.3.2 BIST电路模块分析 |
| 4.4 本章小结 |
| 第五章 低电压SRAM BIST测试方案验证与分析 |
| 5.1 实验准备 |
| 5.1.1 EDA环境 |
| 5.1.2 测试对象 |
| 5.2 测试方案可行性与有效性分析 |
| 5.2.1 基于March_HS算法BIST电路实现 |
| 5.2.2 算法功能验证 |
| 5.2.3 算法有效性验证与分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 研究总结 |
| 6.2 研究展望 |
| 参考文献 |
| 附录1 攻读硕士学位期间申请的专利 |
| 附录2 攻读硕士学位期间参加的科研项目 |
| 致谢 |
（5）基于ECC和BISR的嵌入式存储器在线自愈研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 嵌入式存储器在线自愈研究现状 |
| 1.3 论文的主要内容和结构安排 |
| 第二章 嵌入式存储器故障分类 |
| 2.1 嵌入式存储器结构 |
| 2.2 常见故障模型 |
| 2.2.1 物理故障 |
| 2.2.2 功能故障模型 |
| 2.3 存储器老化故障建模 |
| 2.3.1 存储器老化对故障的影响 |
| 2.3.2 老化故障建模 |
| 2.4 老化故障判断 |
| 2.5 小结 |
| 第三章 嵌入式存储器故障在线测试 |
| 3.1 离线测试算法及结构 |
| 3.1.1 离线测试算法 |
| 3.1.2 离线测试结构 |
| 3.2 在线测试算法及结构 |
| 3.2.1 在线测试算法 |
| 3.2.2 在线测试结构 |
| 3.3 在线测试故障分类验证 |
| 3.4 小结 |
| 第四章 嵌入式存储器在线自愈 |
| 4.1 基于ECC的BISR在线自愈方法研究 |
| 4.1.1 BISR介绍 |
| 4.1.2 ECC在BISR中的应用 |
| 4.2 基于ECC的BISR在线自愈体系设计 |
| 4.2.1 自愈体系步骤 |
| 4.2.2 自愈体系结构 |
| 4.2.3 自愈功能仿真 |
| 4.3 故障模型预测 |
| 4.3.1 模型建立 |
| 4.3.2 结果分析 |
| 4.4 小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）基于SRAM的存储器测试算法的设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题背景与研究意义 |
| 1.2 国内外研究状况 |
| 1.3 研究内容与章节安排 |
| 第二章 存储器的失效机制与测试方法 |
| 2.1 存储器简介 |
| 2.2 存储器失效机制 |
| 2.3 常见存储器测试算法 |
| 2.3.1 March算法 |
| 2.3.2 MSCAN算法 |
| 2.3.3 Checker Board算法 |
| 2.3.4 GALPAT算法 |
| 2.4 可测性设计 |
| 2.4.1 边界扫描测试 |
| 2.4.2 路径扫描测试技术 |
| 2.4.3 内建自测试技术 |
| 2.5 存储器测试类型 |
| 2.5.1 功能测试 |
| 2.5.2 性能测试 |
| 2.6 本章小结 |
| 第三章 故障的行为分析与检测 |
| 3.1 故障原语 |
| 3.2 故障模型 |
| 3.3 单一单元故障 |
| 3.3.1 固定故障(stuck-at fault:SAF) |
| 3.3.2 状态故障(State fault:SF) |
| 3.3.3 转换故障(transition fault: TF) |
| 3.3.4 写破坏故障(write Destructive Faults: WDF) |
| 3.3.5 读破坏故障(read destructive fault: RDF) |
| 3.3.6 伪读破坏故障(deceptive read destructive fault: DRDF) |
| 3.3.7 错误读故障(incorrect read fault: IRF) |
| 3.4 双单元耦合故障 |
| 3.4.1 状态耦合故障(state coupling fault, CFst) |
| 3.4.2 干扰耦合故障(disturb coupling fault, CFds) |
| 3.4.3 转换耦合故障(transition coupling fault, CFtr) |
| 3.4.4 写破坏耦合故障(write Destructive coupling fault, CFwd) |
| 3.4.5 读破坏耦合故障(read destructive coupling fault, CFrd) |
| 3.4.6 伪读破坏故障(deceptive read destructive coupling fault, CFdrd) |
| 3.4.7 错误读故障(incorrect read coupling fault, CFir) |
| 3.5 连接性故障 |
| 3.5.1 连接性故障的定义 |
| 3.5.2 连接性故障的分类 |
| 3.5.3 LF1型连接性故障 |
| 3.5.4 LF2aa/LF3型连接性故障 |
| 3.5.5 LF2av/LF2va型连接性故障 |
| 3.6 动态故障 |
| 3.6.1 单一单元动态故障 |
| 3.6.2 动态耦合故障 |
| 3.7 不同算法的比较 |
| 3.8 March SLE算法的提出 |
| 3.9 本章小结 |
| 第四章 电路实现与仿真分析 |
| 4.1 测试电路顶层架构 |
| 4.2 SRAM存储器模型的实现 |
| 4.3 被测电路的实现 |
| 4.4 读写指令库的实现 |
| 4.5 算法文件的实现 |
| 4.6 MBIST电路的实现 |
| 4.6.1 MBIST电路的架构 |
| 4.6.2 MBIST状态机的实现 |
| 4.6.3 算法解析模块的实现 |
| 4.6.4 信号产生模块的实现 |
| 4.6.5 数据生成器的实现 |
| 4.6.6 地址生成器的实现 |
| 4.6.7 数据比较模块的实现 |
| 4.6.8 存储器接口模块 |
| 4.7 MBIST电路的顶层连接与优化 |
| 4.7.1 存储器分组优化 |
| 4.7.2 时序优化 |
| 4.7.3 面积优化 |
| 4.8 March SLE算法的仿真实现 |
| 4.9 故障模拟与结果分析 |
| 4.9.1 March SLE与March C-的对比 |
| 4.9.2 March SLE与March SL的对比 |
| 4.9.3 March SLE与内置算法的对比 |
| 4.9.4 仿真结果汇总 |
| 4.10 MBIST电路的后仿真 |
| 4.11 MBIST电路面积影响因素分析 |
| 4.12 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 附录A |
| 附录B |
| 附录C |
（7）Efuse读写控制模块的设计与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 传统熔丝技术的发展与劣势 |
| 1.1.2 E_fuse技术发展前景 |
| 1.2 国内外研究状况 |
| 1.2.1 国外研究状况 |
| 1.2.2 国内研究状况 |
| 1.3 工作内容与章节安排 |
| 1.3.1 工作内容 |
| 1.3.2 章节安排 |
| 第二章E_fuse技术研究 |
| 2.1 E_fuse基本结构和原理 |
| 2.2 本项目中E_fuse技术 |
| 2.2.1 高密度金属熔丝技术 |
| 2.2.2 E_fuse功能存储库划分 |
| 2.3 本章小结 |
| 第三章E_fuse读写控制模块设计 |
| 3.1 E_fuse读写控制模块设计思想 |
| 3.1.1 对传统E_fuse模块的创新 |
| 3.1.2 GED与GSER的异同 |
| 3.1.3 GED模块典型配置 |
| 3.2 GED模块设计 |
| 3.2.1 主级接口与命令 |
| 3.2.2 UBS接口与命令 |
| 3.2.3 中央控制组件 |
| 3.2.4 永久存储组件 |
| 3.2.5 外部接口 |
| 3.2.6 有效从级 |
| 3.2.7 兼容Tessent的有效从级 |
| 3.3 本章小结 |
| 第四章 应用于So C的E_fuse功能设计 |
| 4.1 应用于So C的GED模块 |
| 4.2 测试模式 |
| 4.3 功能模式 |
| 4.3.1 复位状态机设计 |
| 4.3.2 E_fuse状态机设计 |
| 4.3.3 Fuse寄存器配置方式 |
| 4.4 本章小结 |
| 第五章E_fuse功能验证 |
| 5.1 验证类型的划分 |
| 5.1.1 模块级验证 |
| 5.1.2 系统级验证 |
| 5.2 验证计划的制定 |
| 5.2.1 验证计划概述 |
| 5.2.2 E_fuse功能验证计划 |
| 5.3 基于动态仿真的验证 |
| 5.3.1 动态仿真验证策略 |
| 5.3.2 测试平台结构 |
| 5.3.3 测试用例运行机制 |
| 5.4 基于断言的形式验证 |
| 5.4.1 基于断言的形式验证概述 |
| 5.4.2 基于SVA的形式验证实现 |
| 5.5 验证结果与分析 |
| 5.5.1 GED模块验证结果与分析 |
| 5.5.2 复位状态机验证结果与分析 |
| 5.5.3 覆盖率结果与分析 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）SoC存储体内建自测试实现及功耗优化（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题意义 |
| 1.2 国内外研究现状 |
| 1.3 本文组织结构 |
| 第二章 存储体内建自测试和功耗 |
| 2.1 存储体内建自测试 |
| 2.1.1 MBIST原理 |
| 2.1.2 MBIST结构电路 |
| 2.2 故障类型 |
| 2.3 MBIST算法 |
| 2.3.1 常见的MBIST算法 |
| 2.3.2 算法原理 |
| 2.4 测试功耗 |
| 2.5 本章小结 |
| 第三章 MBIST可编程控制器的实现 |
| 3.1 SOC芯片概述 |
| 3.2 存储体复杂性分析 |
| 3.3 项目要求 |
| 3.4 MBIST常见算法模拟时间的比较 |
| 3.5 MBIST控制器电路 |
| 3.5.1 控制器电路图 |
| 3.5.2 MBIST执行过程 |
| 3.6 MBIST旁路设计 |
| 3.7 MBIST控制器的设计实现 |
| 3.7.1 多memory的 MBISTC设计 |
| 3.7.2 MBIST工作模式 |
| 3.8 MBIST仿真验证 |
| 3.8.1 MBIST的多层次验证 |
| 3.8.2 诊断观测 |
| 3.8.3 实际机台结果观测过程 |
| 3.9 本章小结 |
| 第四章 SoC存储体内建自测试功耗优化 |
| 4.1 基于物理布局的分组设计与验证 |
| 4.1.1 基于物理布局的分组方案 |
| 4.1.2 MBIST分组控制器 |
| 4.1.3 MBIST分组控制器工作过程 |
| 4.2 门控时钟技术 |
| 4.2.1 门控时钟技术的优缺点 |
| 4.2.2 分离门控时钟技术 |
| 4.2.3 集成门控时钟技术 |
| 4.2.4 多级门控时钟 |
| 4.2.5 门控设计 |
| 4.3 本章小结 |
| 第五章 测试结果与分析 |
| 5.1 ATE测试机台 |
| 5.2 转码 |
| 5.3 测试码的产生 |
| 5.4 芯片机台测试步骤 |
| 5.5 测试结果 |
| 5.5.1 测试功耗与存储体大小 |
| 5.5.2 测试功耗与频率 |
| 5.5.3 测试功耗与存储体宽度 |
| 5.5.4 测试功耗与温度 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 结论 |
| 6.2 未来研究方向 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）一种高效的16nm Fin-FET存储器的可测试系统的设计与分析（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 可测性设计 |
| 1.2.2 三种DFT方案比较 |
| 1.3 本论文结构安排 |
| 第二章 Fin-FET器件及SRAM故障介绍 |
| 2.1 Fin-FET器件 |
| 2.1.1 FIN-FET器件模型 |
| 2.1.2 Fin-FET特殊缺陷 |
| 2.2 SRAM基本结构及工作原理 |
| 2.3 故障原语 |
| 2.4 SRAM故障类型分析 |
| 2.4.1 静态故障 |
| 2.4.2 动态故障 |
| 2.5 本章小结 |
| 第三章 SRAM故障测试算法研究及改进 |
| 3.1 存储器测试算法 |
| 3.1.1 非March算法 |
| 3.1.2 March算法 |
| 3.2 动态故障测试算法研究及改进 |
| 3.2.1 几种动态故障测试算法介绍 |
| 3.2.2 March DS算法推导 |
| 3.3 March DS算法实现 |
| 3.4 本章小结 |
| 第四章 MBIST电路设计 |
| 4.1 算法选择 |
| 4.2 SRAM建模 |
| 4.3 MBIST电路设计 |
| 4.3.1 算法状态机设计 |
| 4.3.2 控制信号生成器设计 |
| 4.3.3 地址生成器设计 |
| 4.3.4 数据生成器设计 |
| 4.3.5 数据比较器设计 |
| 4.4 本章小结 |
| 第五章 RTL仿真验证 |
| 5.1 算法仿真验证 |
| 5.2 MBIST电路整体功能仿真验证 |
| 5.3 本章小结 |
| 第六章 MBIST电路生成及版图设计 |
| 6.1 逻辑综合 |
| 6.2 形式验证 |
| 6.3 芯片后端设计 |
| 6.3.1 布图规划(Floorplan)和布局(Placement) |
| 6.3.2 时钟树综合及优化 |
| 6.3.3 布线 |
| 6.3.4 设计导出 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 论文总结 |
| 7.2 论文展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文 |
| 致谢 |
（10）嵌入式Flash存储器内建自测试电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 论文研究背景和意义 |
| 1.1.1 嵌入式Flash存储器测试的重要性 |
| 1.1.2 现有的嵌入式Flash存储器测试算法 |
| 1.2 国内外研究现状 |
| 1.3 研究目标 |
| 1.4 课题来源 |
| 1.5 论文的主要内容和章节安排 |
| 第二章 Flash结构、故障模型和测试算法 |
| 2.1 Flash结构和工作原理 |
| 2.2 Flash的故障模型 |
| 2.3 存储器内建自测试技术 |
| 2.4 March FT算法 |
| 2.5 March-like算法 |
| 2.6 棋盘格算法 |
| 2.7 本章小结 |
| 第三章 改进的March-like故障测试算法 |
| 3.1 改进的March-like算法 |
| 3.2 改进的March-like算法的仿真验证 |
| 3.2.1 存储器典型故障验证 |
| 3.2.2 Flash存储器特有故障验证 |
| 3.3 改进的March-like算法的机台测试 |
| 3.4 本章小结 |
| 第四章 Flash存储器内建自测试电路设计 |
| 4.1 Flash BIST总体设计方案 |
| 4.2 异步电路设计和防毛刺电路设计 |
| 4.3 控制器模块设计 |
| 4.4 正常工作模式测试模块设计 |
| 4.4.1 正常工作模式测试模块框图 |
| 4.4.2 正常工作模式测试模块状态图 |
| 4.5 故障测试模块设计 |
| 4.5.1 故障测试模块框图 |
| 4.5.2 故障测试模块状态图 |
| 4.6 测试工作模式测试模块设计 |
| 4.6.1 测试工作模式测试模块框图 |
| 4.6.2 测试工作模式测试模块状态图 |
| 4.7 地址发生器设计 |
| 4.8 向量产生器设计 |
| 4.9 本章小结 |
| 第五章 Flash BIST实现与验证 |
| 5.1 pFlash BIST RTL代码VCS前仿真功能验证 |
| 5.1.1 pFlash BIST在正常工作模式下的仿真验证 |
| 5.1.2 pFlash BIST在测试工作模式下的仿真验证 |
| 5.1.3 pFlash BIST在故障测试模式下的仿真验证 |
| 5.2 Flash BIST的门级映射 |
| 5.3 Flash BIST综合后门级网表验证 |
| 5.3.1 综合后门级网表代码VCS动态仿真验证 |
| 5.3.2 综合门级网表与RTL代码功能一致性验证 |
| 5.3.3 综合后PT静态时序分析(STA) |
| 5.4 Flash BIST物理实现 |
| 5.4.1 数据准备 |
| 5.4.2 布局布线前时序验证 |
| 5.4.3 布图规划(Floorplan) |
| 5.4.4 芯片布局(Placement) |
| 5.4.5 时钟树综合(Clock-Tree-Synthesis) |
| 5.4.6 布线(Route) |
| 5.4.7 版图验证 |
| 5.4.8 导出网表、寄生参数和物理版图GDSII文件 |
| 5.5 Flash BIST物理实现后网表验证 |
| 5.5.1 布局布线网表代码VCS仿真功能验证 |
| 5.5.2 布局布线网表与综合网表功能一致性验证 |
| 5.5.3 寄生参数文件SPEF反标时序与信号完整性分析 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文主要工作与创新点 |
| 6.2 对于后续工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间已发表或录用的论文 |
四、BIST技术及其在Memory中的应用（论文参考文献）
- [1]基于改进March C+算法的MBIST电路设计[D]. 王海新. 黑龙江大学, 2021(09)
- [2]并口存储芯片测试系统的设计与实现[D]. 王展意. 电子科技大学, 2021(01)
- [3]基于低电压SRAM的DFT测试技术研究与实现[D]. 刘世欢. 南京邮电大学, 2020(03)
- [4]低电压存储器BIST测试技术研究与实现[D]. 吕凯. 南京邮电大学, 2020(03)
- [5]基于ECC和BISR的嵌入式存储器在线自愈研究[D]. 汤振坤. 电子科技大学, 2020(07)
- [6]基于SRAM的存储器测试算法的设计[D]. 林刘涛. 西安电子科技大学, 2020(05)
- [7]Efuse读写控制模块的设计与验证[D]. 程华丽. 西安电子科技大学, 2019(02)
- [8]SoC存储体内建自测试实现及功耗优化[D]. 李晓宣. 西安电子科技大学, 2019(02)
- [9]一种高效的16nm Fin-FET存储器的可测试系统的设计与分析[D]. 桑胜男. 苏州大学, 2019(04)
- [10]嵌入式Flash存储器内建自测试电路设计[D]. 杨丽婷. 上海交通大学, 2019(06)