导读:本文包含了整数频率合成器论文开题报告文献综述及选题提纲参考文献，主要关键词:锁相环,整数,半整数,频率合成器
整数频率合成器论文文献综述
李鹏[1]（2014）在《整数/半整数锁相频率合成器的设计与实现》一文中研究指出采用间接式频率合成技术,结合锁相环(PLL)以及现场可编程门阵列(FPGA)技术,设计出了一种整数/半整数频率合成器。所设计的电路,通过键盘的输入,液晶实时显示,直观模拟频率合成,达到了预期的效果。跟以前的设计比较,在性能指标、模拟的直观性和可操作性方面有了一定提高,不仅可用于实验演示,还可以作为频率源、频率计使用。(本文来源于《舰船电子对抗》期刊2014年01期）
郑冬冬[2]（2012）在《Linear推出高性能6 GHz整数N频率合成器》一文中研究指出凌力尔特公司(Linear Technology Corporation)推出高性能6 GHz整数N频率合成器LTC6945,该器件具卓越的—226 dBc/Hz归一化闭环带内相位噪——声、出色的274 dBc/Hz归一化带内1/f噪声、—157 dBc/Hz的宽带相位噪声层和同类最佳的—102dBc杂散输出。在典型的900 MHz应用中,这样的性能特(本文来源于《半导体信息》期刊2012年01期）
[3]（2011）在《凌力尔特推出具集成型VCO的整数N频率合成器》一文中研究指出凌力尔特公司(Linear Technology Corporation)推出一个具集成型VCO的高性能整数N频率合成器系列中的首款器件LTC6946,该器件可提供-226 dBc/Hz归一化闭环带内相位噪声、绝佳的-274 dBc/Hz归一化带内(本文来源于《单片机与嵌入式系统应用》期刊2011年11期）
孟志朋[4]（2010）在《SiGe工艺整数频率合成器设计》一文中研究指出随着无线通信技术的迅猛发展,本振信号越来越重要。相对于其他结构频率合成器,锁相环频率合成器可提供高质量的本振信号。本设计在选用ADS设计软件环境,采用ATMEL SiGe-HBT 0.8um工艺的基础上实现频率范围为1.16GHz~1.218GHz整数频率合成器的设计。本文首先介绍了ADS和SiGe-HBT工艺特点,以及常用工艺之间的区别。在此基础上,完成了锁相环电路关键无源器件电感和可变电容的选取和设计。其中分析了电感和可变电容对电路性能影响。然后,本文在对电荷泵式锁相环频率合成器原理知识指导下,完成了电路各个模块的设计和仿真。重点研究了高性能双交叉耦合VCO实现和高频下可编程2/3分频器的电路实现。最后,完成了整个环路的MATLAB/Simulink的系统建模的理想仿真以及ADS完成的实际整体环路仿真。得到的实际锁定曲线很好的匹配了理想仿真曲线。通过对频率合成器设计仿真,得到频率锁定范围覆盖了1.16GHz~1.218GHz,锁定时间为6us,在1MHz偏移频率处相位噪声为-127dBc/Hz,达到设计指标要求,可满足北斗定位系统射频接收前端应用需求。(本文来源于《天津大学》期刊2010-05-01）
周云芳[5]（2009）在《1.8GHz CMOS整数频率合成器设计》一文中研究指出近几年无线通信市场的快速发展推动了低成本、低功耗、小面积无线收发机的研究与开发。同时随着CMOS、Bi-CMOS工艺技术的进步,使得无线接收机系统中的大部分单元电路,如低噪声放大器(LNA)、混频器(Mixer)、滤波器(Loop Filter)以及频率合成器(Frequency Synthesizer)都可以实现单片化。基于锁相环的频率合成器是无线收发器中的关键部件,因为它为射频系统提供稳定的、可编程的、低噪声的本地振荡信号(LO)信号。频率合成器工作于无线收发系统的高频部分,消耗了收发器中的大部分功耗,并决定了它的性能。本文以“自上而下”(Top-Down)的设计流程为主线,分别从系统级和电路级设计入手,探讨了锁相环频率合成器环路参数及其各模块的设计方法,并采用SMIC 0.18um CMOS RF工艺设计了一个叁阶锁相环整数频率合成器。首先,在系统级设计方面,通过开环和闭环s域模型分析得到锁相环频率合成器系统参数设计流程,给出满足系统稳定性的环路参数计算方法,并建立Simulink行为级仿真模型加以验证。其次,简单介绍了压控振荡器的基本原理和分类,对窄带和宽带电感电容压控振荡器的具体电路实现方式进行了系统总结。因为电感电容压控振荡器(LC VCO)的相位噪声特性限制了通信系统的质量,所以它一直是学术界研究的热点。本文首先对两种常用的相位噪声模型:线性时不变模型及其Lesson改进模型和线性相位时变模型进行了系统的分析,找出了LC VCO相位噪声特性的影响因素,为低相位噪声压控振荡器的设计奠定了理论基础。接着,详细分析了LC VCO相位噪声形成的物理机理,通过分析交叉耦合负阻对、变容管和尾电流源在LC VCO中的作用,总结了四种实用的相位噪声优化方法:尾电流源管尺寸优化、电容滤波、开关电容阵列粗调和共模点电感电容滤波技术。最后,根据前面讨论的结果,采用SMIC 0.18um CMOS RF工艺实现了一个参考频率为10MHz,中心频率为1.8GHz的整数频率合成器。采用叁种相位噪声优化方法设计了调谐范围覆盖1.6GHz~2.1GHz的LC VCO,Cadence SpectreRF仿真表明相位噪声有大约6dB的改善,输出中心频率为1.8GHz时,相位噪声为-104dBc/Hz@100kHz,-127dBc/Hz@1MHz。系统分析了PFD和电荷泵模块的非理想因素对频率合成器参考杂散的影响,并设计了无鉴相死区的PFD电路和采用轨对轨运放、Replica Bias技术实现的高电流匹配度的电荷泵电路。通过合理设计前端双模预分频电路、可编程P计数器和S计数器可实现任意分频比。整个频率合成器电路在10us内就可以完成锁定,功耗40mW,版图面积为1.5mm~2*2 mm~2。(本文来源于《杭州电子科技大学》期刊2009-12-01）
整数频率合成器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
凌力尔特公司(Linear Technology Corporation)推出高性能6 GHz整数N频率合成器LTC6945,该器件具卓越的—226 dBc/Hz归一化闭环带内相位噪——声、出色的274 dBc/Hz归一化带内1/f噪声、—157 dBc/Hz的宽带相位噪声层和同类最佳的—102dBc杂散输出。在典型的900 MHz应用中,这样的性能特
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
整数频率合成器论文参考文献
[1].李鹏.整数/半整数锁相频率合成器的设计与实现[J].舰船电子对抗.2014
[2].郑冬冬.Linear推出高性能6GHz整数N频率合成器[J].半导体信息.2012
[3]..凌力尔特推出具集成型VCO的整数N频率合成器[J].单片机与嵌入式系统应用.2011
[4].孟志朋.SiGe工艺整数频率合成器设计[D].天津大学.2010
[5].周云芳.1.8GHzCMOS整数频率合成器设计[D].杭州电子科技大学.2009