导读:本文包含了失配校正论文开题报告文献综述及选题提纲参考文献，主要关键词:合成孔径雷达,高分辨率宽幅成像,方位向多通道,数字高程模型
失配校正论文文献综述
李强,范怀涛[1]（2019）在《基于辅助数字高程模型的方位多通道SAR相位失配校正方法》一文中研究指出在方位多通道合成孔径雷达(SAR)系统中,进行非均匀采样重建之前,由于通道特性不一致导致的幅度相位差异必须进行校正,以避免图像中出现"鬼影"虚假目标,影响图像判读。方位多通道SAR工作过程中,平台偏航和俯仰导致的通道相位失配具有方位时变和距离空变特点。目前基于平台姿态信息的通道相位失配校正方法均未考虑地形高程起伏带来的影响。该文提出一种新的方位多通道SAR相位失配校正方法,基于辅助数字高程模型(DEM)信息和平台姿态信息,获得更加精确的场景下视角,在地形起伏较大的场景显着提高了通道间相位失配估计精度。针对提出的算法,开展仿真实验,针对虚假目标抑制效果开展定量评估。同时选取场景高程起伏较大场景开展了机载飞行试验数据处理,并对实验结果进行分析,验证算法的有效性。(本文来源于《雷达学报》期刊2019年05期）
印茂伟,吴轩光,张雨亭,李玉琳[2]（2019）在《一种TIADC时间失配快速盲校正方法》一文中研究指出针对时间交错模/数转换器(TIADC)时间偏差的在线盲校正,提出一种全数字自适应方法,对于具有宽平稳带限输入的TIADC,可以叁步迭代实现时间标定。仅用一阶统计量来估计时间失配,加/减法器和一个定系数导数滤波器来校正误差。采用一阶泰勒级数近似来进一步降低计算量,并在时间标定过程中,以变步长迭代补偿由于近似处理引起的误差。理论分析和实验表明:提出的方法具有复杂度低、收敛速度快等优点,在第一奈奎斯特频率内的无杂散动态范围和信噪比分别提高了44～52 d B和29～38 d B。(本文来源于《传感器与微系统》期刊2019年01期）
印茂伟[3]（2018）在《时域交织模数变换器通道失配自适应校正算法研究》一文中研究指出高速和高分辨率模数转换器(ADC)广泛应用于雷达、通信、软件无线电、电子战、科学仪器、数据采集等领域。对于高速系统,时间交错ADC(TIADC)是一种用于提高高分辨率ADC采样率的有效技术方案。理想情况下,TIADC由多个完全一致的ADC芯片(或内核)按时间交替采样方式工作,以使采样率成倍提升,而分辨率保持不变。然而实际的TIADC将受到ADC通道失配的影响。这些失配(例如直流偏置、增益和时间失配)将在输出信号上产生虚假成分,导致系统性能的恶化。通道失配校正成为决定TIADC系统能否实际应用的关键。论文围绕线性失配误差的低复杂度的快速盲自适应校正算法展开研究,主要工作如下:第一,完成了直流偏置、增益、定时等叁种线性失配和带宽失配的特点及对输出信号的影响的分析,探讨了一种频域建模方法,并给出了基于频域自适应滤波的线性误差校正方法。第二,提出一种基于循环自相关的数字盲校正算法。其基本思想是用循环自相关函数来构造一个系统误差测量函数,由于其具有严格凸性,可以很容易的求解该优化问题。同时,算法采用分析/综合滤波器方法来实现校正网络结构。通过合理设置参数和Taylor近似,简化了校正网络结构和失配参数估计算法。第叁,提出一种基于一阶统计量的TIADC的全数字失配校准方法。该方法针对宽平稳输入,通过五步迭代实现直流偏置、增益和时间失配的精准校正。该方法具有复杂度低,收敛速度快等优点,且易于模块化实现,可用于TIADC失配的快速在线盲校正。第四,提出一种用于高精度时间补偿的FIR滤波器的加权最小二乘(Weighted least squares,WLS)优化设计。该方法有效克服了离散化谱参数法设计在保证精度的前提下计算量过大的问题。论文给出了滤波器系数WLS最优闭合解的推导过程。算法所设计的分数延时数字滤波器可用于高精度的动态时间补偿。最后论文给出了一个400MHz、12bit双通道TIADC系统的软硬件设计,来验证算法的有效性。(本文来源于《中国科学技术大学》期刊2018-11-02）
陈晓青,叶凡[4]（2018）在《非二进制SAR ADC的电容失配校正方法》一文中研究指出研究13比特逐次逼近型模数转换器的电容失配问题,提出结合DEM技术的基于LMS算法的校正方法。分析电容失配对权重的影响,为减小高精度ADC的面积开销,采用冗余结构的分段电容阵列,降低对电容失配的要求,为校正提供条件,设计基于LMS算法的结合DEM技术的校正方法。在MATLAB中搭建模型进行仿真,仿真结果表明,采用校正方法后INL可以达到-1.36/1.26LSB。(本文来源于《计算机工程与设计》期刊2018年06期）
王朝驰[5]（2018）在《快速收敛全频带采样时间失配校正算法的研究与实现》一文中研究指出模数转换器(ADC)作为连接模拟世界和数字世界的桥梁,在现代电子系统中发挥着重要的作用,然而随着技术的发展,数字系统对于模数转换器的要求越来越高,传统的ADC架构已难以满足高速高精度的要求,而时间交织ADC的出现则使得高速高精度ADC的设计难度大大降低。通过多通道并行交替工作,使得采样率成倍的提升,理论上精度与单通道相同。然而通道间存在的失配却使得精度大大降低,尤其是采样时间失配,不仅表现复杂,而且校正也很有难度,成为了研究的热点内容,但是大部分的研究都集中在第一奈奎斯特区,能够全频带适用并且快速收敛的算法研究较少。基于以上不足,本文提出了一种可适用于全频带快速收敛的采样时间失配校正算法,该算法基于方向判定和二分查找,采用数字域和模拟域相结合的方式实现,算法流程主要分为误差检测和误差校正阶段。在误差检测阶段,基于方向判定算法,该算法完全采用数字电路,能够在全频带范围准确判定采样时间失配的方向,为误差校正提供方向信息。在误差校正阶段,基于二分查找算法,该算法采用数字电路,逐步迭代计算出反馈延时链的延迟值,提供给模拟电路通过电容阵列调节各通道采样时钟的延迟,仅仅需要十个校正周期左右就能收敛,达到了全频带快速校正采样时间失配的目的。并且该算法由于大量采用数字电路实现,算法中也仅仅包含加法操作,没有复杂的乘法,调节采样时钟相位的反馈延时链只由数个电容和开关MOS管组成的电容阵列构成,所以实现简单,硬件复杂度低。通过Verilog语言可以方便的对算法进行数字电路设计,并进行了算法的仿真验证,对12位双通道时间交织ADC的模型仿真可得,当采样时间失配为13.35ps,输入信号频率为133.79MHz时,经过校正后,SFDR从45.03dB提高到了87.8dB,有效位从7.19比特提高到了11.81比特;在同样的失配情况下,当输入信号频率为1276.4MHz,校正后SFDR和有效位分别为74.08dB和11.45比特,分别提高了48.66dB和7.52比特。(本文来源于《电子科技大学》期刊2018-03-01）
刘培露,李杏华,李洪全,郝健[6]（2017）在《一种改进的变步长LMS算法在天线失配通道校正中的应用》一文中研究指出天线阵列通道之间幅相特性的不一致会对天线阵列的性能有很大影响,故在其工作前要对其各通道的幅度和相位特性进行校正.本文针对天线阵列通道之间与频率无关的恒定通道失配问题,考虑到天线阵列常常工作在干扰噪声比较严重的低信噪比环境下,提出了一种改进的变步长LMS算法对失配通道的幅度和相位进行校正.仿真结果表明,采用误差自相关和遗忘累加均值调节步长的本文算法,可以很好地校正与频率无关的通道失配,与变步长LMS算法相比,在低信噪比环境下所能校正的幅度和相位精度更高,具有收敛速度更快、稳态误差更小、抗干扰能力较强的特点,且易于工程实现.(本文来源于《纳米技术与精密工程》期刊2017年06期）
范怀涛,张志敏,李宁[7]（2018）在《基于特征分解的方位向多通道SAR相位失配校正方法》一文中研究指出作为实现高分辨率宽幅成像的重要技术手段之一,方位多通道合成孔径雷达(Synthetic Aperture Radar,SAR)近年来得到了广泛的研究与发展。在进行多通道数据重建之前,通道之间的传输特性必须校正一致,以避免图像中出现严重的虚假目标。在多通道SAR数据处理中,精确的基带多普勒中心估计对系统的通道失配校正和高分辨率成像具有非常重要的意义。但是单一通道数据的多普勒频谱混迭制约了传统基带多普勒中心估计算法在方位多通道SAR系统中的应用。基于特征分解处理,该文提出一种新的基带多普勒中心估计方法。该方法在推导过程中考虑了波束指向存在斜视的影响,能够实现方位多通道SAR系统基带多普勒中心和通道间相位误差的鲁棒估计。仿真实验和C波段方位向四通道机载SAR实验数据处理分析验证了算法的有效性。(本文来源于《雷达学报》期刊2018年03期）
李海彬[8]（2017）在《应用于高速高精度Pipelined ADC中电容失配校正算法的研究》一文中研究指出随着技术的发展,各种应用对ADC(Analog to Digital Converter,模数转换器)的要求也越来越高。在众多的ADC架构中,Pipelined ADC(流水线型ADC)被认为是同时兼具高速度、低功耗、高精度的一种架构。近年来工艺的飞速发展并没有给Pipelined ADC的性能带来很大的提升,主要是因为在Pipelined ADC中影响性能的主要因素是电容失配以及放大器增益不足。放大器增益的不足可以通过增加放大器的级数或者采用Gain-boosting技术来解决;电容失配,可以通过增加电容面积的方法来减小,但这也就意味着功耗的增加。这些都是与消费类电子低功耗的要求相悖的。因此对于电容失配的解决方法,人们更加倾向于通过校正算法来实现。由于数字电路在更小的工艺节点中的优势更加明显,因此校正算法更希望是通过数字电路来实现。校正算法必须包括两个过程,第一是对误差的测量,第二是对ADC输出结果的补偿与校正。根据ADC在使用过程中是否需要一个独立的校正过程,又将校正算法分为前端校正算法和后端校正算法。相较于前端校正算法,后端校正算法由于是实时校正,因此对环境、温度等因素的影响更具有鲁棒性,也更加的智能化。因此ADC中电容失配校正算法更加趋向于后端校正。目前针对于采用1.5-bit/stage MDAC的Pipelined ADC的数字校正技术大都通过注入伪随机码的形式测量误差,并在数字域中对结果进行校正。这种校正算法最大的缺点是注入的随机向量会大大减小ADC的输入范围。相较于1.5-bit/stage MDAC,>=2.5bit/stage MDAC在降低对工艺的要求的同时,在功耗上也具有更大的优势。然而目前针对于采用>=2.5-bit/stage MDAC的Pipelined ADC中电容失配校正算法的研究多集中于数字前端校正,对于数字后端校正算法则鲜有报道。本课题提出了一种适用于采用2.5-bit/stage MDAC的Pipelined ADC中电容失配的数字后端校正算法,并在MATLAB上对其可行性、准确性、稳定性进行了验证。应用此技术,设计了一款分辨率为14 bits、采样率为40MS/s的Pipelined ADC。本课题采用X-fab 0.18um工艺,进行了电路图的设计与验证,版图的设计与验证,并对芯片进行了测试。芯片整体面积4x4mm2;在3.3V电压下,整体功耗为110m W;芯片的测试结果表明,在2^26个时钟周期内,可将ENOB由10.3 bits提高至12.1 bits。(本文来源于《吉林大学》期刊2017-06-01）
叶欣[9]（2017）在《TIADC通道间采样时间失配的校正算法的研究》一文中研究指出在信息时代飞速发展的今天,对模数转换器的需求越来越大,高速、高精度、低功耗的模数转换器的设计难度也越来越大,而时间交织技术为实现高性能的目标提供了可行的方案。然而,不可避免的通道间失配极大地降低了模数转换器整体的性能,特别是通道间采样时间失配,由于其复杂的特性,已经成为学术界和工业界研究的热点。本文针对通道间采样时间失配,对时间交织模数转换器(Time Interleaved Analog to Digital Converter, TIADC)的影响做了深入的研究和讨论,并从失配估计和失配补偿两个方面,分析了现有的典型校正算法的优缺点。在借鉴前期研究成果的同时,提出了一种新型的,具有全数字后台的,可扩展通道数的,宽频带特点的校正算法,即基于极小值函数和数字延迟线的采样时间失配校正算法。失配估计以构建关于通道间采样时间失配的极小值函数为思想,将构造得到的函数值收敛到极小值点,也就是无通道间采样时间失配的状态,实现了失配的估计。而失配补偿则在传统的数字延迟线技术的基础上,对关键模块小数延时滤波器进行修正,引入吉尔伯特变换和修调因子的方式,使其将补偿频率的范围由原来的第一奈奎斯特区扩展到任意奈奎斯特区。本文根据算法思想,搭建了 MATLAB行为级模型,用Verilog语言完成了 RTL级描述,并最终通过后端实现,得到了后仿网表,通过与12位1.2GSPS四通道交织的TIADC的MATLAB模型进行混仿验证。仿真结果表明,经过本文提出的算法进行校正后,当输入信号为36.32MHz时,ENOB从9.51位提高到了 11.81位,而当输入信号频率为2.356GHz时,ENOB从3.51位提高到了 11.42位。(本文来源于《电子科技大学》期刊2017-03-15）
史建业[10]（2016）在《超高速TIADC采样系统通道失配校正技术研究》一文中研究指出高速采样广泛应用于通信、雷达等领域,然而受到工艺的制约,单片模数转换(Analog to Digital Converter,简称ADC)芯片无法同时满足高采样率和高分辨率的需求。时间交替采样技术技术(Time-Interleaved ADC Ssytems,简称TIADC)通过使用多片同种ADC芯片同时对一个信号进行交错采样,在分辨率不降低的情况下使系统的采样率成倍提高,然而多片ADC芯片的不一致性会导致多个通道间的失配。这些失配主要包括芯片初始偏置电压不同引起的偏置失配、芯片增益量不同引起的增益失配、各芯片采样时钟相位差异引起的时间失配。叁种通道失配会使各通道采样数据重组时无法正确匹配,从而导致系统不能正确还原原始波形,降低系统的性能。针对8通道8GSPS采样率的TIADC系统,本论文主要进行了如下的工作来校正叁种失配,保证系统的性能。1)研究分析了叁种失配与通道数、采样率之间的关系,结合本论文所研究的系统的特点,在数学上推导了叁种失配对本系统的影响,并提出了相应的校正方案。2)分析了各种通道失配误差的获取方法,结合本论文所研究系统的特点对这些方法进行了比较,选择了最合适的正弦拟合法。之后分析了正弦拟合法的优缺点,并结合实际提出了引入信号频率作为估计量的四参数正弦拟合法。3)根据叁种误差的自身特性,并结合本论文所研究系统的通道数、采样率,设计了前端数据时钟自同步法来同步各通道采样数据,消除通道间采样时钟偏斜；提出了结合加法器、乘法器和FARROW结构全通滤波器的综合校正方法,实现了对采样数据的后端数字校正。并设计了一系列的试验进行了验证。(本文来源于《浙江大学》期刊2016-06-01）
失配校正论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对时间交错模/数转换器(TIADC)时间偏差的在线盲校正,提出一种全数字自适应方法,对于具有宽平稳带限输入的TIADC,可以叁步迭代实现时间标定。仅用一阶统计量来估计时间失配,加/减法器和一个定系数导数滤波器来校正误差。采用一阶泰勒级数近似来进一步降低计算量,并在时间标定过程中,以变步长迭代补偿由于近似处理引起的误差。理论分析和实验表明:提出的方法具有复杂度低、收敛速度快等优点,在第一奈奎斯特频率内的无杂散动态范围和信噪比分别提高了44～52 d B和29～38 d B。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
失配校正论文参考文献
[1].李强,范怀涛.基于辅助数字高程模型的方位多通道SAR相位失配校正方法[J].雷达学报.2019
[2].印茂伟,吴轩光,张雨亭,李玉琳.一种TIADC时间失配快速盲校正方法[J].传感器与微系统.2019
[3].印茂伟.时域交织模数变换器通道失配自适应校正算法研究[D].中国科学技术大学.2018
[4].陈晓青,叶凡.非二进制SARADC的电容失配校正方法[J].计算机工程与设计.2018
[5].王朝驰.快速收敛全频带采样时间失配校正算法的研究与实现[D].电子科技大学.2018
[6].刘培露,李杏华,李洪全,郝健.一种改进的变步长LMS算法在天线失配通道校正中的应用[J].纳米技术与精密工程.2017
[7].范怀涛,张志敏,李宁.基于特征分解的方位向多通道SAR相位失配校正方法[J].雷达学报.2018
[8].李海彬.应用于高速高精度PipelinedADC中电容失配校正算法的研究[D].吉林大学.2017
[9].叶欣.TIADC通道间采样时间失配的校正算法的研究[D].电子科技大学.2017
[10].史建业.超高速TIADC采样系统通道失配校正技术研究[D].浙江大学.2016