CameraLinkInterfaceDesignBasedonFPGA
周应发ZHOUYing-fa曰黄泽锷HUANGZe-e（广州飒特股份有限公司，广州510006）（GuangzhouSATInfraredCo.，Ltd.，Guangzhou510006，China）
摘要院阐述一种基于FPGA的CameraLink接口设计，该接口设计用于替换原来发送端的并转串驱动器芯片SN75LVDS83B。系统将原来芯片实现的功能集成到FPGA中，既降低了功耗，也节省了产品的成本。本设计利于产品的集成化，小型化。通过该设计实现了芯片的功能，同时将数字图像数据成功的传输到液晶屏上进行显示。
Abstract:ThisarticleelaboratesakindofCameraLinkinterfacedesignbasedonFPGA.TheinterfaceisdesignedtoreplacetheoriginalsenderoftheparallelandserialdriverchipSN75LVDS83B.ThesystemwillachievetheoriginalchipfunctionalityintotheFPGA,whichreducespowerconsumption,butalsosavesthecostoftheproduct.Thisdesignisconducivetointegration,smallproductsminiaturized.Thefunctionofthechipisdesignedandimplementedbythedesign,whilethesuccessfultransmissionofdigitalimagedatatobedisplayedontheLCDscreen.
关键词院CameraLink；FPGA；图像传输Keywords:CameraLink；FPGA；imagetransmission中图分类号院TN946文献标识码院A文章编号院1006-4311（2014）16-0218-020
引言CameraLink是一种基于视频应用发展而来的通信接口，是在ChannelLink技术基础上发展出来的[1]。CameraLink标准是由国家半导体实验室提出的一种ChannelLink技术标准发展而来的，它在传统LVDS传输数据的基础上又加载了并转串发送器和串转并接收器，利用SER/DES（串行化/解串行化）技术以高达4.8Gb/s的速度发送数据。CameraLink标准使用每条链路需两根导线的LVDS传输技术。驱动器接收28个单端数据信号和1个时钟信号，这些信号以7:1的比例被串行发送，也就是5对LVDS信号通道上分别传输4组LVDS数据流和1组LVDS时钟信号，即完成28位数据的同步传输只需5对线，而且在多通道66MHz像素时钟频率下传输距离可达6m[2-4]。
系统使用Spartan-6系列的FPGA，型号为XC6SLX45来进行设计。该系列的FPGA为成本敏感型应用带来了低风险、低成本和低功耗的最佳平衡。该系列不仅拥有业界领先的系统集成能力，同时还能实现适用于大批量应用的最低总成本[5-6]。
本文阐述如何在FPGA进行CameraLink接口设计，使用该方法在FPGA中设计模块，用于替代原使用的并转串驱动芯片SN75LVDS83，即节约了成本，降低了功耗，也便于系统的小型化。
1系统软硬件设计1.1系统硬件设计系统原电路如图1所示，其中FPGA将从视频设备中采集到的数字图像数据，包括24位RGB数据，行信号HSYNC，场信号VSYNC，数据使能信号DEN，及一位保留信号，共28路；同时还有像素时钟信号传输给并转串驱动芯片SN75LVDS83，通过该芯片将28位CMOS/TTL信号以7：1方式并串变换为4条LVDS数据信号，即Y0P和Y0M至Y3P和Y3M。锁相环传输时钟，即CLKOUTP和CLKOUTM通过第五条LVDS链路与其中四路LVDS数据信号并行传输。
然后将5路LVDS信号通过连线传输到显示驱动板上的接收器芯片SN75LVDS82，该芯片接收4路LVDS数据信号和1路LVDS时钟信号，将数据信号串并转换为28位CMOS/TTL并行信号，然后送到液晶屏的数字接口。系统显示屏使用友达的5寸液晶屏，型号为A050VW01，该屏具有RGB数字接口。通过5对线缆传输，减少了线缆使用的数量。因此可使用较少连接器，也节省了空间。
原硬件设计，虽然设计简单，也成功的实现了图像的成功传输。但使用了并转串驱动芯片SN75LVDS83，该芯片封装较大，不利于系统的小型化。其次，该芯片正常工作时功耗在170mW左右。对于手持设备而言，该功耗也不少。本系统设计将该芯片的功能集成到系统的主控芯片FPGA芯片上，通过FPGA来实现并转串驱动芯片。即图1中系统并转串驱动器模块集成到FPGA中。
1.2基于FPGA的系统设计使用CameraLink协议，根据并转串驱动芯片SN75LVDS83的芯片规格书[7]，28位数据信号的时序设计如图2所示。时钟CLKOUTP/CLKOUTM是像素时钟PCLK的7倍频。该图将28位数据传输的时序及各个位分别储存的数据信号都进行说明。在FPGA编程时，参考该图进行编程。
另外四路LVDS数据信号的设计方法如图4所示，图4中给出了其中一路LVDS信号的图形化模块，根据图2所示的时序设计，第一路LVDS数据信号传输D0,D1,D2,D3,D4,D6,D7位，该位所储存的信息在如图2所示，图4中也进行了标识，如红色信号的第0位Red(0)储放在D0位。
由图3中产生时钟7倍频和7路并行数据输入到并串转换模块，该模块实现了并行7路数据输入，串行一路数据输出。输出的串行数据通过OBUFDS模块，生成差分信号Y0P，Y0M。另外三路LVDS信号而使用同样设计方法。最终生成5路LVDS信号，然后传输到显示板上的串转并接收芯片SN75LVDS82。通过该芯片输出原图像数字信号给液晶屏。
参考文献院[1]Basler.Specificationofthecameralinkinterfacestandardfordigitalcamerasandflamegrabbers[Z].Ahrensburg，Germany:Basler，2000援[2]王小艳,张会新,孙永生,杨倩.CameraLink协议和FPGA的数字图像信号源设计[J].网络与通信工程,2008(07):59-61.[3]朱齐丹,刘进业,康岭.CameraLink硬件接口电路设计[J].应用科技,2008(10):57-60.[4]李宁,汪骏发.基于CameraLink的高速数据采集系统[J].红外,2005(07):31-37.[5]Spartan-6FamilyOverview/DataSheet[M].Xilinx,2010.[6]Spartan-6FPGAPackagingandPinouts/DataSheet[M].Xilinx,2010.[7]Sn75lvds83a/DataSheet[M].TI,2009.收稿日期院2014年3月3日。
作者简介院周应发（1978-），男，贵州织金人，学士，副总工程师；黄泽锷（1983-），男，广东揭阳人，硕士，电子工程师。