关键词：分子电路纳米电路纳米器件纳米技术缺陷容忍
0.引言
传统的硅基电子技术在目前取得巨大成功的同时，这样的技术已经接近了理论的极限。在传统的CMOS技术下，芯片制造似乎不能继续遵守摩尔定律。克服了很多技术难点之后，2012年CMOS可能达到10nm最小尺寸和的器件集成度。要实现的集成度，必须找到新方法，现有的CMOS技术不能达到这样的集成度。现在快速发展的分子电子学（纳米电子学）很可能就是这样的技术，目前分子电子学取得了很多进步，很有可能超越现在半导体技术的瓶颈，从而使芯片的集成度和成本继续满足摩尔定律。新出现的分子电路具有高集成度、低功耗，甚至有可能和生物器件集成在一起的潜力。以前人们的工作主要集中在分子器件的制造和器件的材料上。但目前对于将这些分子器件集成为一个高集成度的具有特定功能的电路取得了很大的进展。本文主要探讨使用现有的分子器件来装配一个功能电路，并不考虑单个分子器件的原理和制造方法。
1.分子电路的装配
传统的集成电路装配组织方法与现在我们讨论的分子电路装配方法有很大的不同。传统的集成电路采用的方法是top-down的技术，也就是首先在图纸上将每个器件和导线都设计好，然后使用光印等技术在一块晶片上把器件和导线都制造出来。这样的技术对于分子电路来说是不现实的，使用传统的技术制造分子器件需要高度的精密度，这就带来了高昂的成本，甚至根本不能制造。
典型的分子器件—分子开关，只有2nm长。这样的分子器件并不是使用掺杂或其他办法固定在固体基底上。这样的器件是使用其他方法单独的生产出来，然后把它们装配成为一个大的功能电路。这样的方法就是与传统集成电路装配方法相反的bottom-up装配方式。这种方法具有的优点是：降低了制造时的精度，不要求制造器件和导线时就将它们装配成功能电路。因此降低了芯片的成本，很可能是将分子器件装配起来的唯一办法。同时，bottom-up装配方式也存在缺点：器件要分开制造，不能生产出高度复杂的，预先确定的结构。
现有的分子器件包括共振隧穿二极管（RTD），可编程分子开关，碳纳米晶体管，单晶纳米线，碳纳米线等。将这些器件装配起来的技术有：Lang-muir-Blodgettfilms,flow-basedalignment,纳米印刷，随机装配，生物辅助装配等。除了纳米印刷，其他的技术都不能制造高度复杂的，非周期的结构。也就是说，只能生产出随机的或者规则的结构。并且使用这些技术生产出的结构中总是存在缺陷。
基于自组织装配技术生产出的电路结构有很大的局限性：制造器件精确排列的结构和预先设计的非周期结构是很困难的；将分子电路设计为类似硅基芯片中的电路是不现实的。但是使用基于自组织装配的技术制造周期排列的，类似晶体的结构是非常有效的。
bottom-up装配方式具有以下的特点：1)优先使用2极器件，2极器件比3极或多级器件容易装配。2)导线的连接方式为重叠连接。由于自组织装配技术的不精确，采用传统的尾对尾（end-to-end）连接方式不能保证纳米导线之间的连接，所以导线之间采用正交连接并重叠。3)2维网格是最基本的单元。2维网格是最容易制造的单元，更复杂的结构需要在2维网格上进一步加工才能得到。4)必须接受随机性。分子器件的装配技术最有效的就是自组织装配，而这样的技术是基于随机性的。5)必须有容忍缺陷的能力。随机制造出的结构中肯定存在大量的缺陷，需要具有屏蔽缺陷或利用缺陷的能力。
2.分子电路的结构和特性
传统的数字电路，具有很多有用的性质。分子电路同样具有这样的一些特性，例如：容忍噪声；支持扇出；小尺寸和高的转换速度。但是分子电路也存在局限性，很多挑战是使用2极器件引起的。分子电路装配的困难决定了必须优先使用2极器件，但对于有增益并有好的输入/输出特性的电路来说，使用2极器件不能达到好的效果。
传统的集成电路能够精确的制造特定的结构，能将每一个有用的器件和导线都安排好位置和确定它们之间的连接方式。但对于分子电路来说是不可能的，bottom-up方法非常适合制造类似“晶体”的结构。自组织装配技术的随机性决定了分子电路的结构为重复的规律结构，甚至完全随机的结构。
完全随机的结构是由最基本最粗糙的方法生产出来的，仅要求把分子器件和导线随机装配在一起。这样的结构很容易制造,但不容易使用。要使用这样的器件需要对每一个器件都进行测量，用测量结果来判断测量的这个器件有什么特性，能做什么功能器件。这样的测量类似于缺陷检测，不同的是，需要确定器件的功能。完全随机的制造技术制造器件很简单，但使用制造出的器件却很困难，成本很高。与此相反，完全确定的结构(类似目前的硅基电路)使用起来很简单，但制造成本很高。
因此，在制造的成本和使用的成本之间采用了一种折中的道路：准有序结构。前面提到的自组织装配技术就能够很好的制造准有序结构（类似晶体）。在纳米尺度上，完全确定的和完全随机的结构都是极端的办法，成本都很昂贵。
交叉结构的电路正是一种准有序结构。自组织装配的特点决定了只能制造比较规律的交叉结构。可以把2极器件集成在交叉结构上，构成存储器或者逻辑单元。图1展示了一个交叉结构的示意图。两列平行的纳米导线正交而成的纳米网格，每个交叉点之间就是一个结，结由一些双态分子构成。这样就构成了一个存储器阵列。
图1纳米交叉结构存储器示意图
使用分子电路交叉结构技术可以提高器件密度。但是如前面所说的，大部分的分子器件都是2极器件，这样的器件类似二极管，存在整流行为。这就导致了使用2极器件组成的电路得不到增益，限制了电路的尺寸。在电路的接口中加入增益能力可以解决这个缺点。
分子电路很有可能把电子器件的尺度继续缩小，超过CMOS器件的极限。我们可以看到分子电路的器件密度将大大超过CMOS电路的器件密度，分子电路的功耗也很低，但是性能上并不具备优势。我们可以预测，近几年CMOS电路的成本与器件密度继续遵守摩尔定律。随着技术的发展，分子电路芯片的成本将会降得更低。
3.缺陷容忍
自组织装配的随机性产生有一个重大的缺点，那就是产品的缺陷密度远远大于用当前技术生产的产品。我们希望有更好的技术把缺陷密度降低到10%。如此巨大缺陷密度决定了成产出的每一片芯片中都有大量的缺陷，所以需要新的技术使得有缺陷的芯片能够正常工作，而不能像现在只要检测出缺陷就抛弃整块芯片。
现在电路的容错设计（冗余码，奇偶校验）技术要求缺陷密度非常低，对于缺陷密度高达10%的分子电路，这样的技术几乎没有作用。现代的存储器设计都安排了冗余的线，以便发现缺陷时使用备用的线。但是对于分子电路，不能签单的模仿这种技术，因为所有的行或列都有缺陷。一种解决的办法是使用重构技术，例如field-programmablegatearray(FPGA)。一个FPGA就是一个可编程的逻辑器件阵列。大量的FPGA相互连接就构成了所谓的Teramac。Teramac是一种计算机体系结构,可以利用或避开芯片中的缺陷来进行运算。
高效的缺陷检测方法要求：不能测量单独的器件，例如探测每个交叉点；存在大量的缺陷时也能够有效的进行检测；可以对各种尺寸的芯片进行检测，而不需要高昂的成本。一种对可重构分子电路的检测方法：把待测器件连接成测试电路，测试电路能够给出器件是否存在缺陷的信息。将每一个器件都作为不同测试电路的一部分，综合所有得到的信息后，我们可以判断出缺陷的准确位置。
4.结论
近年来分子器件和分子电路的研究制造取得了很大的进步。分子电路的制造与传统集成电路的制造有很大的不同。传统集成电路是在一片基底上制造器件与导线，分子电路是先制造器件与导线，再把它们集成为功能电路。这样的集成方法一般是自组织装配技术，交叉结构能够通过自组织装配制造出来。由于自组织装配的特性，产品中有许多缺陷，这就要求分子电路具有缺陷容忍的能力，避开或者利用缺陷。分子电路具有比CMOS电路高得多的集成度和低功耗的性质，具有很大的发展前景。