导读:本文包含了处理器内部设计论文开题报告文献综述及选题提纲参考文献，主要关键词:嵌入式系统,FLASH-IP核,软硬件,替换
处理器内部设计论文文献综述
王乙舟,黄嵩人[1]（2015）在《高性能处理器内部FLASH IP替换设计》一文中研究指出提出了一种高性能处理器内部嵌入式存储系统的FLASH IP替换设计方法。该设计采用软硬件结合的方式,在简单改动电路的基础下,能快速完成FLASH的替换与扩展操作。针对不同时序的FLASH IP核,对其功能进行划分,保留基础功能的同时,放弃较为复杂的、兼容性不好的工作模式。使用软件对放弃的功能进行弥补。通过仿真,新替换的FLASH存储系统在接口功能与逻辑时序上都与替换前一致。该方法具有设计周期短、电路面积小、扩展性强、风险低等特点。(本文来源于《科技展望》期刊2015年05期）
曲英杰[2]（2007）在《可重构密码处理器内部连接网络的设计与分析》一文中研究指出提出了可重构密码处理器内部连接网络的连通性、网络宽度、网络规模等概念和设计过程中应该遵循的一些设计原则,给出了全互联、单总线、多总线3种典型的内部连接网络,并对它们的特性进行了分析。(本文来源于《计算机工程与应用》期刊2007年23期）
王海蛟[3]（2006）在《X微处理器内部中断处理机制设计与验证》一文中研究指出中断是微处理器最基本的操作。中断(包括各种异常的处理)不仅改变处理器正常的指令次序,而且还涉及到中断优先级判断、现场保护、中断嵌套、寻址相应的中断服务程序、恢复现场等多种复杂过程的处理。随着微处理器中断复杂性的不断提高,对微处理器内部出现的各种中断(异常)如何进行高效处理成为设计的难点。本文在深入研究X微处理器体系结构的基础上,设计了X微处理器在实模式、保护模式、系统管理模式和虚拟8086模式下的内部中断处理机制,并将处理机制分成叁个模块实现:异常向量号生成模块,地址计算模块和异常控制模块。在具体设计中,采用两级ROM耦合读出方式提高了中断向量号参与地址计算的速度;通过硬件上增加CS和IP寄存器副本的微小代价,减少了异常处理的时间;采用微程序实现异常控制,提高了中断处理的灵活性。为对所设计的X微处理器内部中断处理机制有效验证,建构了支持模块级,芯片级模拟验证环境,对X微处理器处于不同工作模式下的各种中断(异常)类型进行充分模拟验证,包括各种优先级级中断嵌套的处理。模拟验证结果表明满足系统设计要求。本设计已经成功应用于X微处理器,经投片证明获得良好效果。(本文来源于《国防科学技术大学》期刊2006-03-01）
张春朋,李跃进[4]（2004）在《32位RISC微处理器内部时钟电路的设计》一文中研究指出本文介绍了一种用于 32位超标量RISC微处理器 (SM 6 0 3e)内部时钟产生器的锁相环电路。该锁相环的锁定时间低于 15us,功耗小于 10mW。文中主要讨论了鉴频鉴相器、电荷泵、滤波器以及压控振荡器的电路实现方案并且给出了部分仿真波形。锁相环支持内外时钟频率比是 :1、1.5、2、2 .5、3、3.5、4 ,而且支持多种静态功耗管理下的掉电功能(本文来源于《微处理机》期刊2004年05期）
处理器内部设计论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
提出了可重构密码处理器内部连接网络的连通性、网络宽度、网络规模等概念和设计过程中应该遵循的一些设计原则,给出了全互联、单总线、多总线3种典型的内部连接网络,并对它们的特性进行了分析。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
处理器内部设计论文参考文献
[1].王乙舟,黄嵩人.高性能处理器内部FLASHIP替换设计[J].科技展望.2015
[2].曲英杰.可重构密码处理器内部连接网络的设计与分析[J].计算机工程与应用.2007
[3].王海蛟.X微处理器内部中断处理机制设计与验证[D].国防科学技术大学.2006
[4].张春朋,李跃进.32位RISC微处理器内部时钟电路的设计[J].微处理机.2004