导读:本文包含了非二进制译码论文开题报告文献综述及选题提纲参考文献，主要关键词:Multisim,二进制译码器,仿真实验
非二进制译码论文文献综述
滕香,杨玉强[1]（2018）在《基于Multisim的二进制译码器综合实验的设计与仿真》一文中研究指出通过Multisim14虚拟电子实验平台对集成二进制译码器进行综合实验的设计与仿真,将传统硬件实验验证方式向多元化实验方式转化,改变了传统的电路分析、设计等研究手段,解决了二进制译码器的工作波形无法用电子实验仪器进行分析验证的问题.达到培养学生灵活运用基本知识能力、实验综合分析及设计能力、动手实践能力、数据处理能力、创造思维能力的目的.(本文来源于《渤海大学学报(自然科学版)》期刊2018年01期）
马博轩[2]（2017）在《二进制和非二进制LDPC译码器的FPGA设计与实现》一文中研究指出自从信息论的创始人香农(Shannon)在其论文中提出了信道编码的理念后,学者们就开始投身于研究发现复杂度低、易于实现且逼近香浓极限的性能优异的信道编码。上个世纪六十年代,麻省理工学院的Robert Gallager第一次提出了 LDPC码,即低密度奇偶校验码(Low Density Parity Check Codes)。但是由于当时的计算能力有限,LDPC一直没有引起人们的注意,直到1996年,人们才重新发现了 LDPC码的优异性能。这些年来,FPGA技术的进步越来越快,并且FPGA具有功能性能强大,开发周期很短,可以重复进行编程等特点,已成为硬件设计中的首选器件之一。因此,本文采用FPGA来设计和实现一种可以合理的兼顾吞吐量、资源和复杂度的LDPC码编译码器。本文将基于二进制LDPC和非二进制LDPC编译码器的FPGA设计和实现展开研究:首先,基于对现有的二进制LDPC码和非二进制LDPC码译码算法的研究和分析,确定了以硬件实现复杂度较低且性能损失较少的Min-Sum算法和EMS算法分别作为二进制LDPC译码器和非二进制LDPC译码器FPGA实现的译码算法并使用Matlab进行误码率仿真。其次,本文确定了部分并行结构作为本文译码器的实现结构,使用硬件描述语言Verilog以及VHDL进行各模块实现。另外,为了提高译码器的实用性,本文对译码器的结构进行了优化使其可以灵活配置以支持不同码率或者码长的LDPC码译码;为了提高连续译码能力,程序增加了数据乒乓操作输入数据存储功能;为了提高吞吐率,译码器没有固定译码迭代次数,并且加入了可以设置的最大迭代次数,如果在最大迭代次数内完成译码,则迭代停止。最后,本文使用Modelsim 6.5C作为仿真工具对编译码器进行功能仿真测试,并使用Xilinx ISE 14.6软件对译码器进行综合及布局布线,目标芯片为:Xilinx XC6VSX315T。对综合结果进行分析,本文实现的二进制和非二进制LDPC编译码器都具有较高的吞吐率并且复杂度较低,能够合理的兼顾吞吐量、资源和复杂度。(本文来源于《西南交通大学》期刊2017-05-05）
蔡蓉燕[3]（2016）在《非二进制低密度奇偶校验码（LDPC）译码性能研究》一文中研究指出众所周知,低密度奇偶校验码(Low Density Parity-check Code,LDPC)是公认性能最优异的码字,它是一种能逼近Shannon容量限的渐进好码,在通信的各个领域内被大量广泛应用。而非二进制低密度奇偶校验码,即在有限域GF (q),q≠2上,对比二进制低密度奇偶校验码码因为有着更强的纠错和抗击突发错误的能力优势,同时更加能够满足如今通信需求,所以激起了学术界的广泛研究兴趣。但是目前来说,对其的研究还停留在一个起步发展阶段,完全不如在GF(2)上的LDPC码如此快速和成熟,其中一个很重要的原因就是在GF (q),q≠2的码字在译码环节中有着相当高的复杂度。因此,如何在保证一定优异性能的情况下,更好地去降低译码过程中的复杂度是如今研究非二进制LDPC码的一个非常关键的难点。本文将对非二进制LDPC码译码性能方面及其优化问题上进行深入研究,具体内容如下：首先,基于低密度奇偶校验码的理论知识,系统的说明了非二进制LDPC码与二进制LDPC码的不同之处,以及其导致性能差异的理由。同时针对非二进制低密度奇偶校验码的编译码理论,着重研究现有经典置信(BP)译码算法和扩展最小和(EMS)译码算法,并且全面的分析各自的优缺点。然后,完成非二进制LDPC码编译码仿真平台的搭建,通过针对非二进制LDPC码中扩展最小和EMS译码算法的大量仿真,重点研究译码性能的影响及其优化过程。深入分析截断信息中排序个数Nm对译码性能的影响程度,提出在保证一定的复杂度和性能要求上,选取排序个数的方法,为EMS译码算法的应用发展提供了支持。最后,通过修正因子的作用优化EMS译码性能,经过大量的数据仿真,全面地分析修正因子对译码性能的影响,以及其在不同信噪比状态下和不同排序个数等多方面因素中对性能影响作用的程度,总结和归纳出修正因子的影响因素和变化情况；然后根据不同的应用需求,提出对修正因子的选取和运用的规律；并且,经过大量仿真和对所得的仿真数据的分析,拟合出了以排序个数Nm的变化求取最优修正因子的模拟函数,便于工程上的应用。(本文来源于《西南交通大学》期刊2016-04-01）
单嵛琼[4]（2014）在《二进制译码器的级联分析及研究》一文中研究指出将多片74LS138单片集成3线—8线译码器级联构成不同的译码器,能够灵活、有效地扩大译码器的使用范围.不同的74LS138进行级联时,任何时候只允许一个译码器工作,译码器的工作状态由其选通控制端决定.(本文来源于《昭通学院学报》期刊2014年05期）
腾香[5]（2010）在《二进制译码器逻辑功能的Multisim仿真方案》一文中研究指出介绍了用Multisim仿真软件分析二进制译码器工作过程的方法,即用Multisim仿真软件中字组产生器产生二进制译码器的使能控制信号和地址输入信号。字组产生器的字组内容反映二进制译码器输入端的不同输入情况,用Multisim中逻辑分析仪多踪同步显示二进制译码器的各个输入信号及输出信号波形,可直观描述二进制译码器的译码工作过程。该方法解决了二进制译码器的工作波形无法用电子实验仪器进行分析验证的问题。(本文来源于《现代电子技术》期刊2010年20期）
高小鹏,万寒[6]（2006）在《二进制译码器综述》一文中研究指出指令二进制码的译码过程是指令集模拟器、反汇编器以及调试器等软件的重要组成部分,译码效率直接影响到这类工具的性能。硬件译码中多个逻辑表达式可并发求值,而软件译码是串行过程,速率较低,成为ISS等软件工具性能提升的瓶颈。随着ISS由简单的解释型发展为编译型,二进制码译码器也随之朝着性能提升、可适用于多种体系结构、易于软件维护的方向发展。本文分析现有的典型指令模拟器的译码部分,并对其进行分类:由简单的逐条指令译码过程构成的循环,发展至直观的译码结果的缓存,再到利用编译器对译码过程的加速,以及针对ISS便于向多种体系结构移植而构建的译码器生成算法的研究。分析各种译码方式的优缺点,包括速率、可移植性及软件维护性等方面。(本文来源于《系统仿真学报》期刊2006年S2期）
高小鹏,万寒[7]（2006）在《二进制译码器综述》一文中研究指出指令二进制码的译码过程是指令集模拟器、反汇编器以及调试器等软件的重要组成部分,译码效率直接影响到这类工具的性能。硬件译码中多个逻辑表达式可并发求值,而软件译码是串行过程,速率较低,成为ISS等软件工具性能提升的瓶颈。随着ISS由简单的解释型发展为编译型,二进制码译码器也随之朝着性能提升、可适用于多种体系结构、易于软件维护的方向发展。本文分析现有的典型指令模拟器的译码部分,并对其进行分类:由简单的逐条指令译码过程构成的循环,发展至直观的译码结果的缓存,再到利用编译器对译码过程的加速,以及针对ISS便于向多种体系结构移植而构建的译码器生成算法的研究。分析各种译码方式的优缺点,包括速率、可移植性及软件维护性等方面。(本文来源于《中国系统仿真学会第五次全国会员代表大会暨2006年全国学术年会论文集》期刊2006-08-01）
非二进制译码论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
自从信息论的创始人香农(Shannon)在其论文中提出了信道编码的理念后,学者们就开始投身于研究发现复杂度低、易于实现且逼近香浓极限的性能优异的信道编码。上个世纪六十年代,麻省理工学院的Robert Gallager第一次提出了 LDPC码,即低密度奇偶校验码(Low Density Parity Check Codes)。但是由于当时的计算能力有限,LDPC一直没有引起人们的注意,直到1996年,人们才重新发现了 LDPC码的优异性能。这些年来,FPGA技术的进步越来越快,并且FPGA具有功能性能强大,开发周期很短,可以重复进行编程等特点,已成为硬件设计中的首选器件之一。因此,本文采用FPGA来设计和实现一种可以合理的兼顾吞吐量、资源和复杂度的LDPC码编译码器。本文将基于二进制LDPC和非二进制LDPC编译码器的FPGA设计和实现展开研究:首先,基于对现有的二进制LDPC码和非二进制LDPC码译码算法的研究和分析,确定了以硬件实现复杂度较低且性能损失较少的Min-Sum算法和EMS算法分别作为二进制LDPC译码器和非二进制LDPC译码器FPGA实现的译码算法并使用Matlab进行误码率仿真。其次,本文确定了部分并行结构作为本文译码器的实现结构,使用硬件描述语言Verilog以及VHDL进行各模块实现。另外,为了提高译码器的实用性,本文对译码器的结构进行了优化使其可以灵活配置以支持不同码率或者码长的LDPC码译码;为了提高连续译码能力,程序增加了数据乒乓操作输入数据存储功能;为了提高吞吐率,译码器没有固定译码迭代次数,并且加入了可以设置的最大迭代次数,如果在最大迭代次数内完成译码,则迭代停止。最后,本文使用Modelsim 6.5C作为仿真工具对编译码器进行功能仿真测试,并使用Xilinx ISE 14.6软件对译码器进行综合及布局布线,目标芯片为:Xilinx XC6VSX315T。对综合结果进行分析,本文实现的二进制和非二进制LDPC编译码器都具有较高的吞吐率并且复杂度较低,能够合理的兼顾吞吐量、资源和复杂度。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
非二进制译码论文参考文献
[1].滕香,杨玉强.基于Multisim的二进制译码器综合实验的设计与仿真[J].渤海大学学报(自然科学版).2018
[2].马博轩.二进制和非二进制LDPC译码器的FPGA设计与实现[D].西南交通大学.2017
[3].蔡蓉燕.非二进制低密度奇偶校验码（LDPC）译码性能研究[D].西南交通大学.2016
[4].单嵛琼.二进制译码器的级联分析及研究[J].昭通学院学报.2014
[5].腾香.二进制译码器逻辑功能的Multisim仿真方案[J].现代电子技术.2010
[6].高小鹏,万寒.二进制译码器综述[J].系统仿真学报.2006
[7].高小鹏,万寒.二进制译码器综述[C].中国系统仿真学会第五次全国会员代表大会暨2006年全国学术年会论文集.2006