导读:本文包含了铜互连工艺论文开题报告文献综述及选题提纲参考文献，主要关键词:NDC介质层,气体,铜互连
铜互连工艺论文文献综述
张荣跻,刘建强[1]（2019）在《NDC工艺中不同预处理气体对铜互连可靠性的影响》一文中研究指出随着工艺节点的不断缩小,铜互连线代替铝互连线被广泛使用,大马士革工艺因为不需要刻蚀铜,所以铜金属化应用大马士革法处理。铜暴露在空气中易被氧化,形成的氧化物会扩散到介质层中,对层间介质产生很大损害,并导致互连线间的泄露电流增大。氮掺杂碳化硅(NDC)介质层是一种含氮(N)、硅(Si)、氢(H)、碳(C)四种元素的薄膜,被用作阻挡铜扩散的扩散阻挡层而淀积。首先,本文介绍了NDC介质层的工艺流程,然后对比了不同等离子气体进行预处理时对铜反射率、铜互连线间泄露电流、介质层介电常数、介质层产生缺陷的概率等一系列的影响,最后优化工艺,减少了NH_3等离子体预处理时NDC介质层产生气泡缺陷的概率。结果显示H_2等离子处理比NH_3等离子处理有更好的氧化物排除效率,对NDC介质层有更少的损害。但是,NH_3等离子体处理时在铜互连线间产生更少的泄露电流,使铜互连线有更高的可靠性。(本文来源于《山东农业大学学报(自然科学版)》期刊2019年04期）
刘春晖[2]（2019）在《用于集成电路铜互连工艺的纳米多孔材料特性优化研究》一文中研究指出随着集成电路(IC)器件的特征尺寸进入亚10nm技术节点,多级互连中的电阻-电容(RC)延迟已成为影响芯片性能的主要因素。目前产业界均采用Cu/低介电常数(low-k)材料作为IC互连结构以减小RC延迟。具有超低介电常数并具有优异机械性能以满足后段工艺(BEOL)集成的low-k材料成为研究热点。其中纳米多孔有机硅酸盐玻璃(OSG)材料因其类似二氧化硅的骨架与后段集成工艺的可兼容性备受关注,但性能优化方法及机理尚不明确。本文针对蒸发诱导自组装(EISA)工艺,研究了末端甲基基团对于OSG低k薄膜材料各项特性的影响,并通过引入苯基基团,对OSG低k薄膜材料机械性能进行了优化。通过各项性能表征给出了理论分析及结论。该研究将为集成电路铜互连中介质材料的制备及性能优化提供理论基础及实验依据。本论文的主要研究内容及成果如下:1.通过旋涂工艺并采用不同比率的TEOS/MTEOS混合物制备基于表面活性剂模板的OSG低k薄膜,以研究末端甲基(CH3/Si)比例对薄膜化学和结构性质的影响。结果表明,当表面活性剂浓度恒定时,随着CH3/Si比例的增加,薄膜性质的改变主要表现为疏水性的增加,力学性质的降低,孔径的扩大以及傅里叶红外光谱(FTIR)中Si-CH3峰位置的偏移。孔径随甲基浓度的增加而增加,并体现在孔结构从圆柱形变为墨水瓶形。通过分子力学模拟,解释了在CH3基团存在的影响下,Si-O-Si键中dπ-pπ杂化发生变化,导致Si-CH3发生峰移的原理。2.通过引入苯基桥连基团,研究其对所制备的OSG薄膜的孔结构、介电常数、机械性能以及疏水性能的影响。结果表明,将硅原子的连通性扩展到其化学配位数以上,可以改善OSG膜的机械特性。同时将致孔剂引入基质中,可以改善介电常数,从而优化电学性能。鉴于这些性质,包括中孔结构、优异的机械可靠性和良好的热稳定性,表明叁取代的苯基基团可用作桥连基团。因此,可以认为所制备的基于苯的OSG薄膜(称为超连接网络结构)是有希望的low-k材料候选者。(本文来源于《北方工业大学》期刊2019-05-06）
余家庆,刘春晖,董莹莹,唐溪琴,熊韵[3]（2019）在《用于集成电路铜互连工艺的Low-K材料研究》一文中研究指出随着集成电路的快速发展,集成电路互连成为限制芯片性能的主要因素,而降低介质层的介电常数是解决互连问题的重要途径。本文综述了用于集成电路铜互连工艺的低介电(Low-K)材料的制备方法及Low-K候选材料。等离子体增强化学气相沉积和旋涂沉积法可根据各自的优缺点适用于不同情况中,low-k候选材料有着各自优缺点,周期性介孔有机硅(PMO)材料是目前应用较为广泛的low-k材料。(本文来源于《电子世界》期刊2019年04期）
柴路森[4]（2018）在《基于65nm工艺铜互连系统的可靠性研究》一文中研究指出随着集成电路工艺节点的不断缩小,新材料和新工艺的应用,集成电路的互连系统出现了新的可靠性问题,这些可靠性问题对集成电路的特性及寿命产生了不可忽视的影响。本文针对65nm工艺下的铜互连系统可靠性展开了相关的研究工作。首先,本文介绍了集成电路互连工艺的发展,分析了铜互连工艺过程中影响互连系统可靠性的关键工艺步骤,详细介绍了铜互连线发生电迁移失效的空位扩散模型和空洞生长模型,并对相关物理模型进行了参数仿真,为后续仿真工作提供合适的模型参数。其次,通过仿真研究了电镀、化学机械抛光、介质刻蚀等工艺的工艺波动对铜互连电迁移效应的影响,以及不同层间介质对互连线中应力迁移的影响。仿真结果表明:1)在介质刻蚀过程中,适当增加通孔直径、改变通孔倾角、延长通孔末端冗余量可以有效提高通孔互连线的抗电迁移特性;2)降低电镀温度可以改善互连线的电迁移可靠性,增加互连系统寿命。而电镀工艺过程的速率对于互连寿命的影响不大;3)凹槽会使互连线中空洞成核可能性增大,对于通孔底部来说,随着凹槽深度逐渐增加,其影响尤为显着。而改变通孔底部凹槽结构形状,可以有效降低通孔底部应力水平;4)对于SiLK、CDO和TEOS叁种层间介质,SiLK材料互连线中的应力会大大降低,通孔区域内应力容易导致通孔发生形变而失效,对于TEOS材料,通孔底部边界处应力最大,易形成空洞。最后,本文设计了电迁移测试样品并进行加速应力试验,并提取了样品的扩散激活能,根据实验数据统计分析互连线在不同应力条件下的失效寿命,实验结果表明互连失效寿命随着温度应力、电应力及线宽增加而下降。通过实验和仿真证明方法的可行性,为改善和评估铜互连系统的可靠性提供了很好的帮助。(本文来源于《西安电子科技大学》期刊2018-04-01）
姬峰[5]（2016）在《基于金属硬掩膜集成方案的铜互连双大马士革结构刻蚀工艺的开发及优化》一文中研究指出随着集成电路互连线特征尺寸的进一步减小,基于铜和低K介电材料的多层互连技术成为降低互连RC延迟的必然选择。研究表明铜互连双大马士革工艺中的干法刻蚀,去胶等工艺对低k材料的机械与物化性能等都会带来不同程度的影响,会使集成结构中K值局部增加,削弱低K介电材料的优势。金属硬掩膜(MHM)双大马士革刻蚀解决方案在减少低k材料灰化损伤方面具有优势,但是由于全新金属掩膜TiN的引入,反应副产物成分由光阻携带的C/H/O变成含有金属Ti元素的更为复杂的副产物体系,这使得整个刻蚀工艺过程中面临许多有别与传统工艺的挑战。本论文针对双大马士革一体化刻蚀的聚合物残留缺陷问题,通过机理分析和实验验证对一体化刻蚀主要工艺参数进行调整,结果显示提高源激发功率并降低偏压功率以及升高晶圆基片温度能有效降低整体聚合物浓度水平,改善通孔底部聚合物残留状况。并通过引入C_4F_8反应气体,适当降低反应体系中的F/C比例,改善沟槽底部粗糙缺陷。开发出了具有较大工艺窗口的刻蚀工艺解决方案。针对双大马士革一体化刻蚀后晶圆表面氟钛凝结缺陷问题,基于晶圆表面氟钛凝结缺陷分布规律及潜在形成机理分析,提出在一体化刻蚀完成后增加N_2 PST工艺过程。实验结果表明,N_2 PST工艺的引入能有效控制晶片盒内整体含氟气体副产物的浓度,阻止晶圆表面氟钛凝结缺陷的形成。针对双大马士革结构一体化刻蚀后湿法清洗过程中的铜腐蚀失效问题,通过实验验证了失效机理为光诱导电化学铜腐蚀。在此基础上,提出通过严格控制铜互连工艺湿法清洗过程中的光照条件,防止光诱导电化学铜腐蚀失效的解决方案。基于对上述主要技术问题的研究,本论文开发并优化了双大马士革一体化刻蚀工艺以及配套湿法清洗工艺,使其能满足规模化量产对工艺窗口水平及工艺稳定性的要求。相关的研究工作对认识和理解MHM双大马士革刻蚀工艺中各技术步骤的潜在影响规律和机理有较大帮助,对进一步推动该工艺的发展和应用具有重要意义。(本文来源于《上海交通大学》期刊2016-05-01）
国政[6]（2015）在《等离子体辅助原子层沉积在铜互连薄膜沉积工艺中的应用研究》一文中研究指出集成电路的高速发展对铜互连制作工艺提出了更多要求。现如今在复杂叁维结构表面沉积高质量的铜籽晶层以及制备高效的扩散阻挡层成为微电子行业亟待解决的问题。原子层沉积技术基于表面自限制饱和化学吸附的反应原理,将会成为未来制备保形超薄薄膜的首选工艺。由于铜原子高温下极易团聚且易与硅基体发生反应,同时互连器件难以承受较高的沉积温度,发展低温原子层沉积技术成为互连行业的必要。等离子体技术能够降低原子层沉积的反应温度,增加基体表面反应活性位点,是解决低温原子层沉积的主要技术手段。本论文使用等离子体辅助原子层沉积技术,以[Cu(iPr-Me-amd)]2和Mn(tBu2DAD)2分别作为铜前驱体和锰前驱体,进行了低温沉积金属铜薄膜及氮化锰薄膜的研究工作,主要取得以下结果:(1)首次使用铜脒基前驱体用于低温等离子体辅助原子层沉积工艺,当沉积温度为50?C,输入功率为80 W,原子层沉积循环为铜前驱体5 s、冲洗10 s、氢等离子体10 s、冲洗10 s时,在深宽比为10:1的硅基体沟槽中可以得到高纯、高保形、连续、平滑的铜薄膜,其沉积速率为0.071 nm/cycle。利用时间分辨发射光谱技术与石英晶体微量天平技术对铜薄膜沉积过程进行了诊断测量,50?C条件下,化学吸附于基体表面的Cu(amd)部分发生分解形成异丙基和N-异丙基乙酰胺。氢等离子体中的原子氢,可将化学吸附于基体表面的Cu(amd)、异丙基和N-异丙基乙酰胺全部氢化,形成可挥发的副产物脱离基体表面,得到金属铜薄膜;(2)首次进行等离子体辅助原子层沉积氮化锰薄膜的研究工作,初步研究发现在沉积温度250?C和300?C,输入功率100 W,原子层沉积循环为锰前驱体5s、冲洗15 s、氨等离子体10 s、冲洗10 s时,沉积得到η-Mn3N2相薄膜。250?C时沉积速率为0.078 nm/cycle。当40 sccm氨气与20 sccm氢气混合,输入功率为100 W时,同样得到η-Mn3N2薄膜,而输入功率为200 W时,沉积得到金属锰相薄膜。(本文来源于《北京印刷学院》期刊2015-12-01）
李阳柏[7]（2015）在《55nm CMOS金属硬质掩模铜互连技术中湿法清洗工艺的开发与改进》一文中研究指出本文主要研究了55nm CMOS金属硬质掩模铜互连技术中湿法清洗工艺。在55nm工艺平台中,评估了叁种清洗药液,第一种是胺基为基础的有机溶剂,第二种是半有机半水基的清洗药液,第叁种是稀释的氢氟酸。通过刻蚀速率、缺陷、电学性能、许容时间等方面表现的比较,第一种胺基有机溶剂表现最优。并通过药液交换是设定的优化,使得60nm以下颗粒表现达到最优,工艺开发完成。在实际生产过程中,发现了铜腐蚀、球形缺陷、有机残留缺陷等问题。通过研究,找到了缺陷发生的原因。铜腐蚀是由于光引起的电流,在清洗过程中发生电化学腐蚀,通过保持黑暗的腔体环境能杜绝铜腐蚀问题。球形缺陷主要是设备洁净度以及药液洁净度不佳引起的,而从硅片中心聚集的特征入手,调整工艺程式喷药液的起始位置,能有效降低球形缺陷。通过增加水洗时间可以有效减少有机残留缺陷,同时不会引起额外的铜损失。通过这些改善,使得清洗工艺更加成熟、完善,缺陷降低,良率提升。同时也对金属硬质掩模铜互连中的清洗工艺的发展趋势做了一些分析。主要从设备、清洗药液等几方面入手,指出了技术节点往前时对清洗工艺的新要求。(本文来源于《上海交通大学》期刊2015-11-01）
王兆君[8]（2014）在《铜互连电镀工艺研究及设备改进》一文中研究指出随着半导体器件特征尺寸的不断减小,铜互连工艺对电镀过程中镀层厚度的均匀性要求也越来越高,传统的垂直电镀和水平电镀设备越来越不适用于现阶段超大规模集成电路铜互连电镀工艺。对原有电镀设备的改进成为解决镀层厚度不均匀的一种行之有效的方法。首先,我们对湿法清洗对镀层质量的影响和镀层厚度的均匀性进行了研究。用中科院微电子研究所自行搭建的物理气相沉积台PVD-300溅射了44.8nm的铜种晶层之后,进行方阻测试,其结果显示均匀性较好。然后对铜种晶层进行清洗,通过不断调整时间参数,最终确定为先在去油活化剂中浸泡60s,然后再在去离子水中漂洗20s,最后浸泡在稀硫酸溶液中120s,然后用去离子水搅拌清洗3次,每次清洗时间是20s,用高纯氮气吹干的清洗方法,这种方法可以有效去除种晶层表面的油污以及铜氧化物。在电镀的过程中选取铜互连专用电镀液,添加剂2一四氢噻唑硫酮(H1)浓度为1.0mg/L、苯基聚二硫二丙烷磺酸钠(S1)浓度为10mg/L,Cl-浓度为30mg/L,阴极电流密度为2.42A/dm2,温度为20℃。在上述参数下进行水平电镀和垂直电镀,电镀完成后进行方阻测试,测试结果表明两种电镀情况下都存在着厚度分布不均匀的情况,并对这种不均匀的情况进行了分析,发现这种不均匀的厚度分布是由晶圆上电流密度分布不均匀造成的。在靠近阴极接触处的电流密度较大,远离阴极接触处的电流密度较小,因此就会出现靠近阴极接触处的厚度较大,远离阴极接触处的厚度小的情况。其次,以上述镀层厚度不均匀性研究结果为依据对设备进行了改进。由于减少铜阳极与晶圆之间的距离可以减少溶液电阻,据此,我们设计了弓形铜阳极系统；通过调整铜棒分布密度来人为的改变电镀槽中的电流密度分布情况,据此,我们设计了棒状铜阳极系统；打破原有的镀槽不可动的思维,我们设计了可移动镀槽系统,这种可以根据镀层厚度的分布情况实时的调整镀槽位置,来达到镀层均匀一致。我们又针对弓形铜阳极系统进行进一步的创新,提出双阳极系统,用两个铜阳极代替原有的单一阳极系统。综合铜阳极消耗后更换的方便性,减少电镀电源以节约成本等各方面因素,最终对双阳极系统再进行改进,用磷铜球代替原有的板状铜阳极,即为磷铜球双阳极系统的方案。(本文来源于《北京交通大学》期刊2014-05-01）
张冠群[9]（2013）在《铜互连技术中接触孔钨填充工艺研究》一文中研究指出随着集成电路工艺进入深亚微米阶段,后端的金属互连大多采用铜互连技术。但由于铜的扩散问题,接触孔工艺还是采用钨填充技术。随着线宽的缩小,钨填充技术面临的挑战也越来越大。生产应用中,经常会发生接触孔钨填充有空洞问题。大的空洞会导致上层的铜金属扩散到器件内部,导致器件失效。因此,为了保证器件的稳定可靠,改善钨的阶梯覆盖率及减小接触孔的孔隙就显得非常紧迫和重要。本论文主要研究内容有：首先,讲述了集成电路和铜互连技术的发展简史,并且阐述了CVD工艺的基本原理以及氮化钛工艺,传统的钨工艺和原子层淀积工艺的基本步骤。其次,研究了接触孔钨工艺的不完全填充的特征,在铜互连工艺中造成铜扩散和器件失效的原理。分析钨接触孔不完全填充的原因,主要包括衬底氮化钛的影响,传统的W CVD工艺和脉冲成核层(PNL)淀积W CVD工艺中一些重要的影响因素。再次,分别基于衬底氮化钛工艺,传统的W CVD工艺以及PNL W CVD工艺实验,讨论影响接触孔钨不完全填充的几个重要因素：淀积氮化钛前预刻蚀；氮化钛的厚度与等离子体处理程度；淀积氮化钛后到淀积钨之前的等待时间；传统钨淀积过程成核层的厚度,成核以及后续淀积过程的温度与气体比例控制；PNL工艺中硼烷气体及成核层控制。最后,综合各个有利钨接触孔填充的因素,应用到较小线宽的工艺中,研究对电性能和良率的改善。通过各部分的研究可以得到以下结论：第一,氮化钛扩散阻挡层工艺对钨接触孔的填充有着非常重要的影响,通过多次生长薄层氮化钛并多次等离子体处理的方式,可以提升氮化钛的致密度,减小钨成核的孵化时间,从而达到改善阶梯覆盖率的目的。阶梯覆盖率的改善能够解决接触孔钨孔隙较大的问题,预防上层的铜通过大的接触孔孔隙扩散到器件中第二,研究了钨成核层薄膜的制备工艺对于钨填充能力的影响。指出成核层薄膜的致密度和晶粒大小影响钨的填充,从而引入了PNL这种特殊的成核层控制工艺。并通过优化B2H6的流量来改善浸润与吸附作用,得到较好的成核层,改善了接触孔钨孔隙过大甚至是空洞的问题。第叁,结合生产实践,在0.11μm工艺的接触孔上,综合应用各种优化因素,改善了钨的填充状态,解决了铜扩散的问题,稳定了电性能,并提高良率近20%。(本文来源于《复旦大学》期刊2013-09-22）
杨荣华[10]（2013）在《ULSI铜互连中电迁移可靠性研究及其工艺整合优化》一文中研究指出随着集成度的增加及器件尺寸的等比例缩小,由互连引入的电阻电容延迟所占的比重越来越大。为了减小互连延迟,业界采用铜互连代替传统的铝互连,采用低介电常数材料替代传统的二氧化硅。与铝线相比,铜线电阻率低,可靠性强,但是镶嵌工艺复杂,导致铜互连出现了新的可靠性问题。本论文主要研究了超大规模集成电路铜互连中电迁移的可靠性问题。通过对电迁移基本原理以及物理机制的研究,得出了改善电迁移可靠性的几个方向。通过对铜互连相关的沟槽和通孔的刻蚀、扩散阻挡层和籽晶层的沉积、铜的电镀和平坦化等关键工艺的进一步研究和实验分析,得到了一些提高电迁移可靠性的工艺优化条件。通过扫描电镜(SEM)和透射电镜(TEM)等手段对样品的在线缺陷以及横截面形貌进行了对比分析,在不同电流密度以及不同温度下进行封装级的可靠性测试,得到样品的中值失效时间以及失效时间的威布尔分布图。根据威布尔分布计算出寿命相关因子,最后根据加速模型反推得到正常应力下的寿命情况。(本文来源于《复旦大学》期刊2013-09-01）
铜互连工艺论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着集成电路(IC)器件的特征尺寸进入亚10nm技术节点,多级互连中的电阻-电容(RC)延迟已成为影响芯片性能的主要因素。目前产业界均采用Cu/低介电常数(low-k)材料作为IC互连结构以减小RC延迟。具有超低介电常数并具有优异机械性能以满足后段工艺(BEOL)集成的low-k材料成为研究热点。其中纳米多孔有机硅酸盐玻璃(OSG)材料因其类似二氧化硅的骨架与后段集成工艺的可兼容性备受关注,但性能优化方法及机理尚不明确。本文针对蒸发诱导自组装(EISA)工艺,研究了末端甲基基团对于OSG低k薄膜材料各项特性的影响,并通过引入苯基基团,对OSG低k薄膜材料机械性能进行了优化。通过各项性能表征给出了理论分析及结论。该研究将为集成电路铜互连中介质材料的制备及性能优化提供理论基础及实验依据。本论文的主要研究内容及成果如下:1.通过旋涂工艺并采用不同比率的TEOS/MTEOS混合物制备基于表面活性剂模板的OSG低k薄膜,以研究末端甲基(CH3/Si)比例对薄膜化学和结构性质的影响。结果表明,当表面活性剂浓度恒定时,随着CH3/Si比例的增加,薄膜性质的改变主要表现为疏水性的增加,力学性质的降低,孔径的扩大以及傅里叶红外光谱(FTIR)中Si-CH3峰位置的偏移。孔径随甲基浓度的增加而增加,并体现在孔结构从圆柱形变为墨水瓶形。通过分子力学模拟,解释了在CH3基团存在的影响下,Si-O-Si键中dπ-pπ杂化发生变化,导致Si-CH3发生峰移的原理。2.通过引入苯基桥连基团,研究其对所制备的OSG薄膜的孔结构、介电常数、机械性能以及疏水性能的影响。结果表明,将硅原子的连通性扩展到其化学配位数以上,可以改善OSG膜的机械特性。同时将致孔剂引入基质中,可以改善介电常数,从而优化电学性能。鉴于这些性质,包括中孔结构、优异的机械可靠性和良好的热稳定性,表明叁取代的苯基基团可用作桥连基团。因此,可以认为所制备的基于苯的OSG薄膜(称为超连接网络结构)是有希望的low-k材料候选者。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
铜互连工艺论文参考文献
[1].张荣跻,刘建强.NDC工艺中不同预处理气体对铜互连可靠性的影响[J].山东农业大学学报(自然科学版).2019
[2].刘春晖.用于集成电路铜互连工艺的纳米多孔材料特性优化研究[D].北方工业大学.2019
[3].余家庆,刘春晖,董莹莹,唐溪琴,熊韵.用于集成电路铜互连工艺的Low-K材料研究[J].电子世界.2019
[4].柴路森.基于65nm工艺铜互连系统的可靠性研究[D].西安电子科技大学.2018
[5].姬峰.基于金属硬掩膜集成方案的铜互连双大马士革结构刻蚀工艺的开发及优化[D].上海交通大学.2016
[6].国政.等离子体辅助原子层沉积在铜互连薄膜沉积工艺中的应用研究[D].北京印刷学院.2015
[7].李阳柏.55nmCMOS金属硬质掩模铜互连技术中湿法清洗工艺的开发与改进[D].上海交通大学.2015
[8].王兆君.铜互连电镀工艺研究及设备改进[D].北京交通大学.2014
[9].张冠群.铜互连技术中接触孔钨填充工艺研究[D].复旦大学.2013
[10].杨荣华.ULSI铜互连中电迁移可靠性研究及其工艺整合优化[D].复旦大学.2013