导读:本文包含了模数混合型论文开题报告文献综述及选题提纲参考文献，主要关键词:混合架构,逐次逼近,非二进制,单调切换
模数混合型论文文献综述
赵亮[1]（2019）在《基于快闪和逐次逼近架构的混合型模数转换器研究》一文中研究指出模拟数字转换器(ADC)是整个信息化时代最重要的核心芯片之一,它可以将自然界中广泛存在的模拟信号量,转换为可以被电子电路系统识别的数字信号量,它是数字与模拟世界之间沟通的桥梁。随着人们对高效高速通讯的追求,作为通讯系统接口的ADC也应当具有更小的体积、更低的功耗和更高的性能。但由于半导体工艺进步以及进步带来的各种限制,传统的ADC架构已经难以满足现有的应用需求,于是人们提出了混合架构的ADC。现如今,各种混合架构大放异彩,相比传统架构各有优势。本文使用了一种基于逐次逼近(SAR)和快闪(Flash)架构的ADC,该架构通过使用两个电容式数模转换器(DAC)阵列以及叁个比较器,可以以较小的功耗和面积代价使得转换速率提升近一倍。两个电容阵列分别为SIG-DAC,负责采样输入信号以及生成残差电压,和REF-DAC,负责产生参考电压。为了保证系统对多个比较器的失调以及DAC失配具有鲁棒性,各级电容设计使用了非二进制权重,从而让系统拥有冗余设计。本文提出对该种混合架构的两个电容阵列使用单调切换技术,可以显着降低系统功耗,使得ADC在功耗上具有一定优势。同时为了提高转换速度,本文使用了异步时序控制逻辑。并对关键路径上的数字逻辑,例如对移位寄存器和数据寄存器,进行了优化,提高了时间利用率并降低了功耗。本文设计的混合架构ADC使用了格罗方德130nm SOI工艺流片,芯片核心面积为245μm× 300μm。仿真结果表明,在1.2V电源电压,100MHz采样率下,信噪失真比峰值可达50.82dB,无杂散动态范围峰值为53.32dB。芯片核心功耗为0.732mW,FoM为25.7fJ/conv.-s。(本文来源于《中国科学技术大学》期刊2019-05-01）
吴宵[2]（2018）在《12bit 100MS/s Flash-SAR混合型模数转换器的研究与设计》一文中研究指出随着集成电路CMOS工艺的快速发展,为了满足飞速发展的各类电子产品的性能需求,模数转换器(Analog-to-Digital Converter,ADC)对速度、精度、功耗提出了更高的要求。其中,逐次逼近寄存型ADC相对于其它结构的ADC,具有较低的功耗和较小的面积。但N位的SAR ADC一个转换过程至少需要N次逐次比较,而且DAC电容阵列中的电容数目较大,电容阵列中相应电容数随着ADC位数的增多呈指数关系,从而限制了ADC的采样率以及信号的带宽。因此,SAR ADC适用于低功耗、中高速的应用。快闪型模数转换器具有结构简单、转换速率快的优势。但其缺点也十分明显,随着ADC位数的增加,比较器的数量随位数增加呈指数型增长,想要实现高精度具有一定局限性。为了适应飞速发展的现代通信的应用,ADC的结构也随之多样化。本文设计的混合型ADC结合了快闪型ADC高速转换、SAR ADC低功耗的特性,针对单一类型的ADC来说,混合型ADC在精度、速度、功耗等性能够得到有效的提高。本文针对SAR ADC低功耗的特点,采用了一种高位电容跳过/复用算法。相比较与于传统型开关策略MCS算法,本开关策略使电容阵列总电容数减半。为了提高电路容错能力以及电路的鲁棒性,采用一种带冗余位数字校准算法,该算法在SAR ADC中添加1位冗余位,当第1级Flash ADC带来的误差小于一定的失调电压限度,第2级SAR ADC中的数字校正电路能够将误差校准回来,最终得到正确的数字输出。该12 bit 100 MS/s Flash-SAR混合型ADC采用“3+10”的两极流水线结构,在SMIC 0.18μm CMOS混合信号工艺下进行仿真。电路仿真结果表明:当采样频率为100MHz,输入信号频率为48.145MHz时的满幅正弦差分信号时,输出信号的无杂散动态范围为95.381dB、信号噪声失真比为67.923dB、有效位10.99位;当采样频率为100MHz,输入信号频率为1.714MHz的满幅正弦差分信号时,输出信号的无杂散动态范围为97.706dB、信号噪声失真比为68.766dB、有效位11.130位。(本文来源于《合肥工业大学》期刊2018-04-01）
张章,余文成,解光军[3]（2018）在《10bit 100MS/s混合型模数转换器》一文中研究指出为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22%.最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真.当采样频率为100MS/s、输入频率为48.144 531 25MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ/conversion-step.仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中.(本文来源于《西安电子科技大学学报》期刊2018年03期）
余文成[4]（2017）在《全并行—逐次逼近混合型模数转换器的设计与研究》一文中研究指出随着CMOS半导体工艺的迅速发展,数字信号处理技术得到了很大提高。相对于模拟信号,数字信号有着更高的可靠性、简便性以及灵活性等优点,因此数字信号处理已成为现代信号处理的主流方式。模数转换器(Analog-to-Digital,ADC)作为连接模拟信号和数字信号的纽带,需要先将自然界中的模拟信号转换成数字信号后,系统才能利用数字信号处理的方式处理模拟信号。因此,人们对ADC的需求越来越强烈,同时对其研究也日益受到关注。逐次逼近型(successive approximation register,SAR) ADC因其结构简单、功耗低、面积小等优点而获得广泛运用。基于传统结构的N比特SAR ADC每完成一次转换都需要进行N次比较,而每次的比较速度又受限于电容型数模转换器(Digital to Analog Converter,DAC)的建立时间和逻辑控制电路的传递延迟。因此,传统结构的这种缺陷阻碍了 SARADC向高速高精度领域的发展。全并行模数转换器(Flash ADC)由于结构和工作原理相对简单,因此其转换速度非常高。但是随着ADC位数的增加,其面积和功耗成指数型增长,因此给ADC的高精度设计带来了挑战。全并行—逐次逼近混合型模数转换器(Flash-SARADC)是一种将Flash ADC和SARADC各自的优点相结合的新型ADC结构,由于其在面积、速度、功耗以及精度方面具有较好的折中,因此得到了广泛的研究。本文首先对Flash-SAR ADC的工作原理和系统结构进行了阐述,同时详细分析了其结构中存在的非理想因素,并提出了相应的解决方案。接着,本文在对现有的开关策略进行分析和对比的基础上,提出了一种高位电容跳过与复用的开关策略,从而大幅度优化了电荷再分配型DAC的动态功耗和面积。相对于MCS开关策略,提出的开关策略使电容阵列所需的电容总数减小一半,电平切换功耗降低81.22%。然后,详细介绍了关键电路的设计,并给出了系统仿真结果。最后,本文采用SMIC0.18μmCMOS混合信号工艺设计了一款10位100MS/s Flash-SAR混合型ADC。所设计的ADC采用“3+8”的两极流水线结构,最后通过冗余位数字校准电路得到10位的量化精度。电路仿真结果表明:当采样信号的频率为100MS/s,输入信号的频率为48.14453125MHz的满幅正弦差分信号时的输出信号的无杂散波动态范围(SFDR)为75.879dB、信号噪声失真比(SNDR)为61.37dB、有效位数(ENOB)位9.902位;当采样频率为l00MS/s,输入信号频率为1.07421875MHz,工艺角为FF时,ADC的SFDR为78.669dB,SNDR为61.839dB,ENOB为9.980 bit;当工艺角为TT时,ADC的SFDR为 76.201dB,SNDR为61.15dB,ENOB为9.865bit;当工艺角为 SS 时,ADC 的 SFDR 为 76.937dB, SNDR 为 60.594dB, ENOB 为 9.773 bit。提出的Flash-SAR ADC在1.8V电源电压和Nyquist输入信号下,芯片功耗为 2.41mW,品质因数(Figure of merit, FOM)为 25.19fJ/conversion-step。(本文来源于《合肥工业大学》期刊2017-04-01）
沈易[5]（2014）在《逐次逼近—流水线混合型模数转换器研究》一文中研究指出随着CMOS工艺的不断进步,数字信号处理技术得到了快速发展,越来越多的模拟电路被数字电路所替代。模数转换器(ADC)作为连接模拟信号和数字信号的桥梁,其性能的高低直接决定了整个系统的性能。在便携式电子应用领域,对ADC的性能要求不断提高,传统ADC结构已经不能完全满足系统的要求,新结构的研究变得很有意义。逐次逼近-流水线混合型模数转换器(pipelined SAR ADC)是一种结合流水线模数转换器(pipeline ADC)和逐次逼近模数转换器(SAR ADC)的新型ADC结构,其在速度、功耗、线性度和面积上有更好的折衷,已经得到了广泛地研究。增益数模单元(MDAC)是pipelined SAR ADC的核心功能模块,决定了pipelined SAR ADC的性能,对其结构的研究很有意义。论文首先对pipelined SAR ADC的整体结构和原理进行了介绍,并对增益数模单元(MDAC)进行了重点研究。在分析传统基于运算放大器的开关电容MDAC的工作原理的基础上,提出了一种基于过零检测器的开关电容MDAC,以满足pipelined SAR ADC的要求。与基于运算放大器的开关电容MDAC相比,基于过零检测器的开关电容MDAC采用过零检测器和电流源代替运算放大器实现电荷转移,从而降低了功耗和设计复杂度。然后,论文分析了基于过零检测器的pipelined SAR ADC的主要非理想因素,并提出了解决方案。在此基础上,论文从线性度、功耗和速度方面对基于过零检测器的pipelined SAR ADC进行了分析,并通过matlb建模对其电路结构进行了优化设计。最后,本文在SMIC 0.18μm CMOS工艺下设计了一款10位50MS/s基于过零检测器的逐次逼近-流水线混合型ADC。所设计的ADC采用“5+6”的两级流水线结构,通过冗余位数字校正算法得到10位量化精度,并采用了多项技术来提高性能。其中,级间增益减半技术使得MDAC的增益和第二级流水线级的量化范围减半,以降低功耗和电流源的设计难度。单向双阶段电荷转移技术通过使用大/小电流源和电平转移电容,在保证电荷转移速度的同时减小了电荷转移结束时刻的电流大小,从而减小过零检测器和电流源引入的过冲误差和非线性误差。虚拟共源共栅电流源结构提高了电流源的线性度和差分匹配度,且不会产生额外的功耗。逐次逼近动态控制逻辑技术通过使用动态逻辑单元代替传统移位寄存器和触发器,提高了速度并降低了功耗和电路面积。两级全动态比较器结构提高了比较器的比较速度,并且不会产生静态功耗。电路仿真结果表明,本文设计的pipelined SAR ADC在1.8V电源电压,50MS/s采样速率下,SFDR为74.2dB,SNDR为61.3dB,有效位数达到9.89位,功耗仅为3.6mW。(本文来源于《西安电子科技大学》期刊2014-11-01）
樊苗苗,张雅聪,鲁文高,沈广冲,陈中建[6]（2014）在《用于红外焦平面读出电路的增量/循环混合型模数转换器(英文)》一文中研究指出为红外焦平面阵列读出电路设计了一个列并行的混合型模数转换器,转换过程分为两级:增量型转换器和循环型转换器,兼顾精度和转换速度的要求。电路在0.35μm XFAB工艺下设计,模拟电源为5 V,数字电源为3.3 V。此转换器可以转换0~3.2 V的电压,输出数字信号为14 bit,时钟频率5 MHz时转换周期为27.6μs。(本文来源于《北京大学学报(自然科学版)》期刊2014年04期）
易鸿[7]（2011）在《一种模/数混合型FIR噪声滤波器设计》一文中研究指出针对现有数字FIR噪声滤除技术的噪声放大问题,结合模拟电路的方法,提出一种新的混合型FIR噪声滤波技术。该方法采用电荷泵将锁相环中数字控制的相位误差转换为模拟域电荷,调制器的输出经过一个寄存器链实现一个或数个时钟周期的延时,从中选出若干抽头分别去控制对应的分频器或相位选择器,从而量化所产生的经过各支路鉴相器的瞬时相位误差,在一个多输入电荷泵中合成为模拟域误差电荷,通过提供恒定单位直流增益,解决现有数字FIR噪声滤除技术的噪声放大问题。这种新型的滤波器具有如下特点:离散时间域工作,模拟失配不敏感,有助于提高线性度,额外硬件开销小。(本文来源于《现代电子技术》期刊2011年18期）
官清珍[8]（2007）在《模数混合型和全数字型平安城市解决方案对比》一文中研究指出天地伟业参与的众多“平安城市”成功案例中,以河南省安阳市和安徽省马鞍山市为两类典型代表,同时这两个城市也是全国22个城市报警与监控系统建设试点城市之一,他们的建设模式也代表了全国的两类建设模式。现对模拟接入方式的模数混合型和数字接入方式的全数字型(或称之为“安阳模式”和“马鞍山模式”)作简单介绍,希望能为“平安城市”建设提供一些参考。(本文来源于《中国公共安全(综合版)》期刊2007年Z1期）
杨爱民[9]（2006）在《浅谈提高模数混合型CATV网络的稳定性》一文中研究指出本文介绍了传输模拟电视和数字电视的模数混合型CATV网络稳定性的概念和数学的表示方法,分析了提高模数混合型CATV网络稳定性的3种途径。(本文来源于《西部广播电视》期刊2006年08期）
模数混合型论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着集成电路CMOS工艺的快速发展,为了满足飞速发展的各类电子产品的性能需求,模数转换器(Analog-to-Digital Converter,ADC)对速度、精度、功耗提出了更高的要求。其中,逐次逼近寄存型ADC相对于其它结构的ADC,具有较低的功耗和较小的面积。但N位的SAR ADC一个转换过程至少需要N次逐次比较,而且DAC电容阵列中的电容数目较大,电容阵列中相应电容数随着ADC位数的增多呈指数关系,从而限制了ADC的采样率以及信号的带宽。因此,SAR ADC适用于低功耗、中高速的应用。快闪型模数转换器具有结构简单、转换速率快的优势。但其缺点也十分明显,随着ADC位数的增加,比较器的数量随位数增加呈指数型增长,想要实现高精度具有一定局限性。为了适应飞速发展的现代通信的应用,ADC的结构也随之多样化。本文设计的混合型ADC结合了快闪型ADC高速转换、SAR ADC低功耗的特性,针对单一类型的ADC来说,混合型ADC在精度、速度、功耗等性能够得到有效的提高。本文针对SAR ADC低功耗的特点,采用了一种高位电容跳过/复用算法。相比较与于传统型开关策略MCS算法,本开关策略使电容阵列总电容数减半。为了提高电路容错能力以及电路的鲁棒性,采用一种带冗余位数字校准算法,该算法在SAR ADC中添加1位冗余位,当第1级Flash ADC带来的误差小于一定的失调电压限度,第2级SAR ADC中的数字校正电路能够将误差校准回来,最终得到正确的数字输出。该12 bit 100 MS/s Flash-SAR混合型ADC采用“3+10”的两极流水线结构,在SMIC 0.18μm CMOS混合信号工艺下进行仿真。电路仿真结果表明:当采样频率为100MHz,输入信号频率为48.145MHz时的满幅正弦差分信号时,输出信号的无杂散动态范围为95.381dB、信号噪声失真比为67.923dB、有效位10.99位;当采样频率为100MHz,输入信号频率为1.714MHz的满幅正弦差分信号时,输出信号的无杂散动态范围为97.706dB、信号噪声失真比为68.766dB、有效位11.130位。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
模数混合型论文参考文献
[1].赵亮.基于快闪和逐次逼近架构的混合型模数转换器研究[D].中国科学技术大学.2019
[2].吴宵.12bit100MS/sFlash-SAR混合型模数转换器的研究与设计[D].合肥工业大学.2018
[3].张章,余文成,解光军.10bit100MS/s混合型模数转换器[J].西安电子科技大学学报.2018
[4].余文成.全并行—逐次逼近混合型模数转换器的设计与研究[D].合肥工业大学.2017
[5].沈易.逐次逼近—流水线混合型模数转换器研究[D].西安电子科技大学.2014
[6].樊苗苗,张雅聪,鲁文高,沈广冲,陈中建.用于红外焦平面读出电路的增量/循环混合型模数转换器(英文)[J].北京大学学报(自然科学版).2014
[7].易鸿.一种模/数混合型FIR噪声滤波器设计[J].现代电子技术.2011
[8].官清珍.模数混合型和全数字型平安城市解决方案对比[J].中国公共安全(综合版).2007
[9].杨爱民.浅谈提高模数混合型CATV网络的稳定性[J].西部广播电视.2006