导读:本文包含了加解密接口论文开题报告文献综述及选题提纲参考文献，主要关键词:AES,模式,AXI,IP核
加解密接口论文文献综述
林晓牧[1]（2010）在《基于AXI接口的多模式AES加解密IP核设计与实现》一文中研究指出AES(Advance Encrypt Standard)高级加密标准是国家标准技术研究所于2000年通过征选确定的取代数据加密标准DES(Data Encrypt Standard)的加密算法。AES的算法称为RIJNAEL,它具有软硬件实现方式灵活,安全性强,能够适应差异很大的工作环境等特点,自颁布以来,就成为了研究热点。本文设计了具备低硬件开销,较好的处理能力,兼容多种加密工作模式以适应不同安全性需求的AES IP核,适合工作在手持设备的SoC芯片中。设计从算法入手,从AES算法的每个步骤,都作了低硬件开销的复用设计。在字节变换中,采用复合域变换的方式取代查找表方法;在列混合中,通过矩阵变形将电路全部采用异或门实现;在加密和解密两种不同的过程中,通过采用等效解密方法实现了最大程度的硬件复用;在兼容性方面,设计了四种工作模式,包括两种反馈,两种非反馈模式以适应不同的加密工作需求等。AES IP核作为SoC设计,必须选择片上总线作为接口,本文采用了ARM公司最新的AXI(Advanced eXtensible Interface)总线,该总线具备高带宽、低延时、设计非常灵活等特点,目前已经成为SoC中使用最为广泛的片上总线标准。AES核做为SoC系统中的从设备,整个IP核包含了AXI接口,两个非对称FIFO与DMA接口,以及AES加解密核。其中AXI从接口本文采用了状态机设计,最大程度减小了硬件开销,并设计了低功耗接口,接口逻辑仅占用992门。本文利用仿真工具Synopsys VCS以及Novas Verdi在Synopsys公司的的验证平台VMT(Verification Modeling Technology)下通过了功能验证,并且在Xilinx公司的VIRTEX5系列XC5VLX330T芯片中通过FPGA验证。使用90nm工艺库在Design Compiler中完成逻辑综合,总门数仅为24.3K,在133Mhz的工作频率下,拥有1.4Gbps的吞吐量,说明其具有较好的处理能力与相对低的硬件开销,完全可以胜任手持设备的通讯需求。(本文来源于《华南理工大学》期刊2010-05-15）
陈杰[2]（2010）在《SATA2.0加解密接口芯片控制模块的设计与实现》一文中研究指出随着信息时代的到来,硬盘已经是信息存储的主要媒介之一,其接口标准也从传统的PATA发展到现在的SATA(Serial ATA)。SATA硬盘与传统的PATA硬盘比较,它具有热插拔、传输速率快、执行效率高等明显优势。SATA2.0是SATA的第二代标准,它使硬盘的外部传输速率理论值从第一代的1.5Gbps提高到了3Gbps。此外,SATA硬盘还具有线缆少而细、功耗低、后向兼容ATA等一系列优点。所以,现在市场上的主流硬盘都是基于SATA2.0接口标准的。如果载有重要资料的硬盘丢失、失窃或者是被有预谋的盗窃,对国家或者企业造成的损失是不可估量的。而国内现在还没有SATA的自主知识产权芯片,所以SATA2.0接口的加解密控制芯片不论是对于国家信息安全还是商业利益都有很高的研究价值和使用价值。本文首先简单分析了SATA2.0协议,包括物理层、链路层、传输层和命令层,并针对本设计所特别关注的部分做了详细的介绍。接着基于数字电路设计的思想,提出了本次设计的系统架构和设计思路,将整个系统划分为物理层接口单元模块(PIU)、发送控制模块(SCM)、接收判断模块(RE)、数据处理模块(DPM)、发送接口引擎模块(SIE)和加解密芯片接口模块(ENCP)。然后,对系统的控制逻辑SCM模块以及数据通路中的ENCP模块的设计和实现做了详细的阐述并给出了各个模块的仿真结果。最后,本文简单介绍了整个系统的验证方案和验证结果以及测试方案和测试结果。本设计在Xinlinx公司的Virtex 5 XC5VLX50T FPGA上实现,经测试已达到项目方的要求:成功在硬盘和主机之间插入了一个加解密控制芯片,能够实时对传输的数据进行加解密并对磁盘读写效率基本无影响,支持和加解密引擎的通信以及可配置密钥。本论文对SATA2.0接口加解密控制芯片的设计与实现方面有一定的理论价值和参考价值。(本文来源于《电子科技大学》期刊2010-04-01）
马继军,孙效里,张甲武[3]（2010）在《基于AES的Web数据库加解密接口的设计与实现》一文中研究指出对Web数据库基于内容的重要数据加密是保证信息可靠与安全的关键。设计实现了一个基于AES(The Advanced En-cryption Standard)高级加密标准算法的Web数据库加解密接口,并详细阐述了接口中各子功能模块的功能与实现细节,测试实验表明该接口在高负荷网络访问环境下具有良好的加解密效率,增强了Web数据库的安全性能。最后给出了应用时合理化的加密算法参数建议,为Web应用环境下的数据库加解密提供了思路和方法。(本文来源于《计算机应用与软件》期刊2010年01期）
吴颖[4]（2009）在《基于SATAⅡ的加解密接口系统设计及验证》一文中研究指出串行高技术附加装置(SATA)接口技术是连接主机和存储系统的新兴技术。为了保护硬盘中的数据不被盗窃和软件加密在面对海量数据时的无能为力,在带SATAII接口的主机和硬盘之间加入本设计,将主机和设备传送来的数据进行加解密处理后再传输给相应端,完成对数据进行高速硬件加密的功能。本设计采用吉比特高速串行收发器(GTP)作高速数据传输的物理层,在Virtex5 FPGA芯片上进行其它上层逻辑设计及验证,将硬盘加密和SATA接口结合起来进行设计和研究,最终实现对SATA硬盘的高速硬件加密。(本文来源于《中国通信学会第六届学术年会论文集（下）》期刊2009-11-26）
刘洋[5]（2009）在《SATAⅡ加解密接口芯片的物理层设计与系统调试》一文中研究指出信息时代的到来使得硬盘日益成为信息存储的主要媒介,它由传统的PATA(并行ATA)硬盘发展到如今的SATA(串行ATA)硬盘。与传统PATA(也称IDE)硬盘相比,SATA硬盘采用了差分串行传输技术,具有更强的抗干扰能力、更高的传输速率、更低的传输电平、大幅减少接口针脚数目、支持热插拔等众多优点。SATAⅡ是SATA接口技术的第二代标准,它将硬盘的外部传输速率的理论值从第一代的1.5Gbps提高到3Gbps,基于这种技术的硬盘是目前硬盘市场的主流。随着人们对信息的存储安全越来越重视,如何防止硬盘信息被窃取是个人、政府部门、金融证券、企事业单位不得不考虑的问题。软件加密方法简单易行,但安全级别不高,容易被破译,而且占用系统资源、速度慢,尤其是对海量数据的处理。硬件加密的方法可以很好地解决软件加密的这些不足之处。因此,将SATA接口技术和硬盘加解密技术结合起来进行研究和设计,实现基于SATA接口的硬件加解密控制电路,具有重要的应用价值和研究价值。本文分析了SATAⅡ协议,包括物理层、链路层、传输层、命令和应用层。介绍了SATAⅡ加解密接口芯片的系统总体设计、模块划分、系统工作原理。重点讲述了利用Xilinx Virtex-5 FPGA的高速串行IO—吉比特收发器(GTP)进行物理层设计的过程,并对设计结果进行了实际板级验证。如何利用有限的条件对高位宽、功能和交互复杂的设计系统进行有效的调试,是本文的另一个重要内容。在实际的调试过程中,采用了一种利用在线逻辑分析仪捕获故障时刻前后的数据并进行导出,然后建立Testbench,利用实际数据来进行故障仿真复现,从而进行有效调试的方法。最后对基于FPGA的SATAⅡ加解密接口芯片的控制电路部分进行了测试和分析,设计取得了重大阶段性的成果,为进一步完整系统的融合及联调奠定了良好基础。(本文来源于《电子科技大学》期刊2009-04-01）
黄衎[6]（2009）在《基于FPGA的SATA2.0加解密接口芯片的设计验证及测试》一文中研究指出串行高技术附件(SATA)接口技术是连接主机和存储系统的新兴接口技术,其采用串行方式进行数据传输。相较传统IDE硬盘,该接口技术使用嵌入式时钟信号,具备很强的纠错能力;需求电压降至250mV,能够支持热插拔;以连续串行的方式传送数据,使接口针脚数目大幅减少。SATA2.0是SATA接口技术的第二代标准,它将存储系统的外部传输速率理论值从第一代的1.5Gbps提高到3Gbps。目前SATA接口应用广泛,但国内尚无独立研发的SATA芯片。计算机数据通常都存放在硬盘上,因此保护硬盘中的数据比保护电脑本身显得更加重要。针对此问题,在以往的解决方案中,通常采用软件加密方法予以实现,但软件加密存在着加密速度低、降低系统性能和加密软件自身安全性等方面的问题。因此,研究基于硬件的数据加密系统具有重要的意义。为了保护硬盘中的数据不被盗窃和软件加密在面对海量数据时的无能为力,同时为了克服IDE加密卡加密速度低,效率不高等缺点,本设计将SATA接口和加解密功能结合起来,在主机和硬盘之间加入SATA2.0加解密接口芯片,将主机和硬盘传送来的数据进行加解密处理后再传输给相应端,完成对数据进行高速硬件加密的功能。论文对芯片设计流程作了详细介绍,提出了一种将硬盘加密和SATA接口结合起来进行设计和研究的方法。分析了SATA2.0协议标准,将设计分为物理层,链路层,传输层。完成了物理层封包模块(PPK),物理层接口单元模块(PIU),接收判断模块(RE),发送接口引擎(SIE),数据处理模块(DPM),发送控制模块(SCM),加解密模块(ENCP)等模块的设计。设计采用吉比特高速串行收发器(GTP)作高速数据传输的物理层,在Virtex5 FPGA芯片上进行其它上层逻辑设计。本文重点讨论了SATA2.0加解密接口芯片的验证过程,并在ModelSim上针对各模块的功能和结构进行了模块验证及系统级验证。以Xilinx Virtex5 LX50T FPGA为核心的ML505评估板作为芯片功能和指标的测试平台,对SATA2.0加解密接口芯片进行了测试,测试结果表明主机设备能够正常通信,性能能够达到设计要求。本文研究内容对SATA接口和硬盘加密芯片的工程设计有参考意义。(本文来源于《电子科技大学》期刊2009-04-01）
龙羽[7]（2009）在《SATA2.0硬盘加解密接口芯片数据通路的设计与FPGA实现》一文中研究指出SATA接口是新一代的硬盘串行接口标准,和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2.0是SATA的第二代标准,它规定在数据线上使用LVDS NRZ串行数据流传输数据,速率可达3Gb/s。另外,SATA2.0还具有支持NCQ(本地命令队列)、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点,SATA硬盘业已被广泛的使用于各种企业级和个人用户。硬盘作为主要的信息载体之一,其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据,所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究,完成基于SATA2.0接口的加解密芯片系统设计具有重要的使用价值和研究价值。本论文首先介绍了SATA2.0的总线协议,其协议体系结构包括物理层、链路层、传输层和命令层,并对系统设计中各个层次中涉及的关键问题进行了阐述。其次,本论文对ATA协议和命令进行了详细的解释和分析,并针对设计中涉及的命令和对其做出的修改进行了说明。接着,本论文对SATA2.0加解密控制芯片的系统设计进行了讲解,包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等,剖析了系统设计中的难点问题并给出解决问题的方法。然后,对系统数据通路的各个模块的设计和实现进行详尽的阐述,并给出各个模块的验证结果。最后,本文简要的介绍了验证平台搭建和测试环境、测试方法等问题,并分析测试结果。本SATA2.0硬盘加解密接口电路在Xilinx公司的Virtex 5 XC5VLX50T FPGA上进行测试,目前工作正常,性能良好,已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。(本文来源于《电子科技大学》期刊2009-04-01）
王磊[8]（2008）在《基于SATA 2.0接口的硬盘加解密控制芯片的设计与实现》一文中研究指出SATA2.0接口是传输速率达到3Gbps的串行接口,协议采用了吉比特以太网结构和8b/10b编码技术,在数据线上采用LVDS NRZ串行数据流传输数据,同时还支持NCQ(本地命令队列)、端口复用器、交错启动、热插拔等一系列的技术特征。该总线使得数据传输更加快速和稳定可靠,在存储领域特别是在硬盘领域被广泛采用。信息时代的到来,数据存储和保护的需求与日俱增。基于硬件的加密方式由于其速度快,具有安全可靠的密钥存储方式已成为数据加解密的发展趋势。将硬盘加密和SATA接口结合起来进行设计和研究,实现基于硬件的硬盘加密控制器,完成带SATA2.0接口的加解密控制电路设计具有重要的使用价值和研究价值。本文首先介绍了SATA2.0协议和ATA/ATAPI-6指令集,包括物理层、链路层、传输层和命令层分析、四种传输协议和常用命令分析,还提出了在设计中需要注意的地方,包括上层协议和功能的选择等,并且提出了具体实现中需要对协议进行修改的地方和原因。然后,本文描述了SATA2.0加解密控制芯片的系统设计,包括应用环境、规格设计和总体模块划分,剖析了芯片设计的难点及其解决方法,并提出了芯片设计框图。最后对各模块的实现均作了具体的论述。本芯片采用Synopsys公司的SATA VIP辅助验证,并采用Xilinx公司的FPGA作为最终实现,本文最后给出了系统验证和测试的环境以及结果。从测试结果看出本芯片的核心功能单元:接收判断模块、发送控制模块、数据处理模块和发送接口引擎都能正常的工作,能进行数据传输。本论文中所讨论的芯片设计方法等已在论文作者参与的SATA2.0加解密控制芯片项目中实现。在Xilinx V5 FPGA上工作正常,性能良好,达到性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。(本文来源于《电子科技大学》期刊2008-03-01）
雷思磊,刘军,肖军模[9]（2007）在《利用过滤驱动实现USB接口存储设备的透明加解密》一文中研究指出通过对WDM型USB设备驱动程序堆栈和USB海量存储设备协议的分析,利用过滤驱动程序实现了内网对USB接口移动存储介质的管理,增强了内网的安全性。(本文来源于《军事通信技术》期刊2007年04期）
吴利民,张杰,周铭,向桂华,郑林华[10]（2000）在《TDMA数字卫星通信加/解密系统接口管理部分的设计与实现》一文中研究指出介绍了ＴＤＭＡ数字卫星通信加／解密系统的基本组成，着重提出了该系统的接口管理子系统的设计方案与实现。经系统联调，证实了该部分的设计思想是正确可行的。(本文来源于《电子技术应用》期刊2000年09期）
加解密接口论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着信息时代的到来,硬盘已经是信息存储的主要媒介之一,其接口标准也从传统的PATA发展到现在的SATA(Serial ATA)。SATA硬盘与传统的PATA硬盘比较,它具有热插拔、传输速率快、执行效率高等明显优势。SATA2.0是SATA的第二代标准,它使硬盘的外部传输速率理论值从第一代的1.5Gbps提高到了3Gbps。此外,SATA硬盘还具有线缆少而细、功耗低、后向兼容ATA等一系列优点。所以,现在市场上的主流硬盘都是基于SATA2.0接口标准的。如果载有重要资料的硬盘丢失、失窃或者是被有预谋的盗窃,对国家或者企业造成的损失是不可估量的。而国内现在还没有SATA的自主知识产权芯片,所以SATA2.0接口的加解密控制芯片不论是对于国家信息安全还是商业利益都有很高的研究价值和使用价值。本文首先简单分析了SATA2.0协议,包括物理层、链路层、传输层和命令层,并针对本设计所特别关注的部分做了详细的介绍。接着基于数字电路设计的思想,提出了本次设计的系统架构和设计思路,将整个系统划分为物理层接口单元模块(PIU)、发送控制模块(SCM)、接收判断模块(RE)、数据处理模块(DPM)、发送接口引擎模块(SIE)和加解密芯片接口模块(ENCP)。然后,对系统的控制逻辑SCM模块以及数据通路中的ENCP模块的设计和实现做了详细的阐述并给出了各个模块的仿真结果。最后,本文简单介绍了整个系统的验证方案和验证结果以及测试方案和测试结果。本设计在Xinlinx公司的Virtex 5 XC5VLX50T FPGA上实现,经测试已达到项目方的要求:成功在硬盘和主机之间插入了一个加解密控制芯片,能够实时对传输的数据进行加解密并对磁盘读写效率基本无影响,支持和加解密引擎的通信以及可配置密钥。本论文对SATA2.0接口加解密控制芯片的设计与实现方面有一定的理论价值和参考价值。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
加解密接口论文参考文献
[1].林晓牧.基于AXI接口的多模式AES加解密IP核设计与实现[D].华南理工大学.2010
[2].陈杰.SATA2.0加解密接口芯片控制模块的设计与实现[D].电子科技大学.2010
[3].马继军,孙效里,张甲武.基于AES的Web数据库加解密接口的设计与实现[J].计算机应用与软件.2010
[4].吴颖.基于SATAⅡ的加解密接口系统设计及验证[C].中国通信学会第六届学术年会论文集（下）.2009
[5].刘洋.SATAⅡ加解密接口芯片的物理层设计与系统调试[D].电子科技大学.2009
[6].黄衎.基于FPGA的SATA2.0加解密接口芯片的设计验证及测试[D].电子科技大学.2009
[7].龙羽.SATA2.0硬盘加解密接口芯片数据通路的设计与FPGA实现[D].电子科技大学.2009
[8].王磊.基于SATA2.0接口的硬盘加解密控制芯片的设计与实现[D].电子科技大学.2008
[9].雷思磊,刘军,肖军模.利用过滤驱动实现USB接口存储设备的透明加解密[J].军事通信技术.2007
[10].吴利民,张杰,周铭,向桂华,郑林华.TDMA数字卫星通信加/解密系统接口管理部分的设计与实现[J].电子技术应用.2000