导读:本文包含了浮栅存储器论文开题报告文献综述及选题提纲参考文献，主要关键词:多晶硅浮栅,PMMA,碳量子点
浮栅存储器论文文献综述
王粉霞[1]（2019）在《有机场效应晶体管（OFET）型浮栅存储器的研制》一文中研究指出存储器作为信息存储、传输以及交流的主要载体,在人们日常生活中越来越不可缺少。有机场效应晶体管(OFET)型浮栅存储器因具有无损读出、可单晶体管存储以及与半导体集成工艺兼容等优势成为了有机存储器件研究的重要方向。本论文使用多晶硅(poly-Si)和碳量子点(C-QDs)作为浮栅制备了OFET型浮栅存储器,并分析了器件特性。主要内容如下:以多晶硅作浮栅,研制了结构为重掺杂的硅衬底(n~(++)-Si)/SiO_2/poly-Si/聚甲基丙烯酸甲酯(PMMA)/并五苯(pentacene)/Au的OFET型浮栅存储器。研究结果表明,随着PMMA隧穿层薄膜厚度的增加,器件的迁移率、同栅压下器件的沟道电流以及器件的存储窗口减小。PMMA隧穿层的退火时间会影响隧穿层薄膜的粗糙度,过长和过短的退火时间都将导致器件特性变差。对OFET型多晶硅浮栅存储器的电荷保持时间进行测试,结果表明,存储在多晶硅浮栅的载流子在100 s内快速流失,1000 s后只有初始值的40%。使用一步微波合成法制备了碳量子点,并将其应用在OFET型浮栅存储器中。研制了结构为n~(++)-Si/SiO_2/C-QDs+聚乙烯吡咯烷酮(PVP)/pentacene/Au和n~(++)-Si/SiO_2/PVP/pentacene/Au的器件。研究结果表明,碳量子点浓度会影响器件各功能层粗糙度,当碳量子点浓度为碳量子点原液与无水乙醇1:1稀释时,器件特性最好。在光照条件下对制备得到的OFET型碳量子点/PVP混合浮栅存储器进行编程和擦除,成功增大了存储器的存储窗口和电荷保持时间。研制了结构为n~(++)-Si/SiO_2/poly-Si/C-QDs/PMMA/pentacene/Au的OFET型双浮栅存储器。研究结果表明,碳量子点有效地改善了基于多晶硅浮栅的OFET型浮栅存储器的器件特性,将器件迁移率从单多晶硅浮栅的0.04 cm~2 V~(-1) s~(-1)提高到了0.06 cm~2 V~(-1) s~(-1),增强了器件对电荷的存储能力并且在编程电压和擦除电压V_P/V_E=±55 V时,产生了近40 V的存储窗口。(本文来源于《兰州大学》期刊2019-05-01）
张恒[2]（2017）在《基于无机量子点的纳米晶非易失浮栅存储器研究》一文中研究指出随着半导体集成度的不断提高和半导体器件特征尺寸的进一步减小,基于传统连续浮栅的非易失性存储器正面临着严峻的挑战,主要为越来越薄的隧穿层厚度导致的电荷泄露问题。非易失性纳米晶浮栅存储器由于能够实现电荷的分立式存储,可进一步降低器件的尺寸,提高编程速度和耐擦写能力等,有望取代传统浮栅存储器,所以得到广泛关注。本文首先对存储器的类型、市场和发展历程进行了详细介绍,然后对浮栅存储器的工作原理进行了细致的分析。为了进一步改善存储器性能,本文主要从沟道材料选择和存储层结构构建两个方面对纳米晶浮栅存储器进行了系统地研究。具体工作如下:1.采用全无机钙钛矿CsPbBr_3量子点作为沟道材料,金纳米晶和PMMA分别作为存储层和隧穿层,制备了基于双极性钙钛矿量子点的纳米晶浮栅存储器。通过对存储器的输出特性和转移特性测试发现,在±5V的编程/擦除电压下获得2.4V的存储窗口,由此得出双极性量子点有利于扩大存储窗口。而且由于CsPbBr_3量子点的稳定性,存储器的数据保持时间和耐擦写能力也得到改善。经过10~7s后,存储器的两个状态仍然能够清晰分辨。经过200次的擦写循环,存储器的性能保持良好。2.利用金纳米晶和氧化石墨烯构建了基于PbS量子点的双浮栅存储器,将氧化石墨烯作为上浮栅旋涂在金纳米晶上,能够降低隧穿层表面的粗糙度。同时,氧化石墨烯本身带有大量的基团和缺陷,能够和金纳米晶一起俘获更多的电荷,扩大存储窗口。由电学性能测试可知,制备的双浮栅存储器在±10V的编程/擦除电压下,获得2.02V的存储窗口。而且,上下浮栅之间的能级差形成较大的势垒,有利于提高存储器的数据保持时间。实验结果也证实,经过10~5s后,存储器的存储窗口基本保持不变。基于PbS量子点的双浮栅存储器由于优越的性能,使得其具有非常大的潜力取代传统浮栅存储器。(本文来源于《天津大学》期刊2017-12-01）
王竞立[3]（2017）在《二硫化钼晶体管的界面优化及在浮栅存储器上的应用》一文中研究指出为了提高电子器件的性能和集成度,场效应晶体管的特征尺寸越来越小,而基于体半导体材料的场效应晶体管的尺寸主要由热效应所限制。静态功耗和源漏之间的短沟道效应造成的漏电流是导致功耗增加的主要原因。同时由于硅表面存在悬挂键,同时在硅的厚度降低到5 nm以下时无法获得质量很好的晶体,使得制程的缩小变得越来越困难。在以二维材料作为沟道的晶体管中,漏电流几乎可以被忽略,因为大部分的电子都集中在超薄的沟道中,而栅极电压对其可以有良好的栅极控制。继2004年石墨烯首次被发现之后,包括导体,绝缘体和半导体在内的的各种二维材料都相继被发现。其中二硫化钼因其单层0.6 nm超薄的厚度和1.8 eV的合适的禁带宽度,理论下达到400 cm2/V·s的室温迁移率以及108的超高的开关比使其成为替代硅的热门材料之一。研究二硫化钼的性质,提升其晶体管性能不仅能够解决当前在缩小半导体制程中所面对的困境,同时新型的晶体管结构在纳米尺度上展示出来不同的性质可能会展现出更加优良的性能,从而能够在存储器,柔性电子,生物传感等方面展现出其独有的优势而获得全新而又广泛的应用机会。本文的主要工作如下:1.组装基于二硫化钼晶体管的金属纳米晶浮栅存储器。本文首次将二硫化钼晶体管和金属纳米晶电荷俘获层的优势结合在一起,使用不同的金属纳米晶作为俘获层组装了基于二硫化钼晶体管的纳米晶浮栅存储器,并探讨了俘获层对存储器性能造成的影响。其中以金纳米晶作为俘获层的浮栅存储器获得了 10 V的存储窗口,接近105的稳定可重复的写入擦除比和近10年的存储时间,在非易失性存储器方面具有良好的应用前景。2.由于二硫化钼表面缺乏悬挂键,直接进行原子层沉积会在界面处形成岛状结构,影响器件的性能。我们首次使用紫外臭氧使二硫化钼表面功能化,在不使用缓冲层的情况下通过原子层沉积的方法得到了目前最薄的6 nm厚的氧化铪栅介质。基于此顶栅结构的器件迁移率可以达到46 cm2/V·s,亚阈值斜率达到75 mV/decade,接近理论极限,在6.5MeV/cm的电场下漏电流为0.2pA/μm2。同时结合界面缺陷对沉积栅介质造成的散射进行了统计性的分析发现界面散射对顶栅器件的影响随层厚的的增加而减小,2～3层的器件更适合组装逻辑器件而要组装高性能的晶体管,需要更厚的二硫化银。当沟道长度降低到250 nm,同时选择合适的二硫化钼厚度,我们的二硫化钼器件获得了 612 μA/μm超高的饱和输出电流。3.首次使用化学气相沉积生长的超薄氮化硼作为隧穿层,降低了金属和二硫化钼界面的金属诱导能隙态。同时得益于h-BN超薄的厚度和平滑的表面,有效地减小了隧穿势垒和费米钉扎效应,使器件的肖特基势垒由158 meV降低到31 meV,接触电阻由5.1 kΩ·μm降低到1.8 kΩ·μm,迁移率由46.7 cm2/V·s提高到了 73.0cm2/V·S,在77K的下的迁移率可以达到321.4cm2/V·S。此外,我们在低温下还观测到了由自加热效应引起的负微分电阻效应,表现出了散热对高性能二硫化钼器件的重要性。这种方法为优化金属二硫化钼界面,降低二硫化钼晶体管的接触电阻以及优化器件性能提供了一种实用的方法。(本文来源于《武汉大学》期刊2017-04-01）
葛聪[4]（2017）在《基于GaAs衬底的量子点浮栅存储器编程与擦除特性研究》一文中研究指出当今信息社会,更大的储存容量、更快的读写速度、更高的数据安全性及更低的功耗是人们对存储器性能的要求,这就使得存储器件的尺寸不断减小。尺寸减小会导致漏电增大,数据安全性降低,这成为存储器进一步发展的障碍。使用离散的量子点代替传统的连续浮栅作为存储层,因其低操作电压、低漏电等优点近年备受到科研人员的关注。由于砷化镓相比传统的Si衬底具有高速性能和低功耗等优点,因此,基于GaAs衬底的量子点浮栅存储(QDNVM)技术在下一代非易失性存储技术应用中会起到主导作用。本文主要从理论和实验两个方面对GaAs为衬底的量子点浮栅存储器的特性进行了研究。理论方面,(1)借助Silvaco TCAD仿真软件,使用热载流子注入作为编程机制,通过ATLAS建模研究了衬底材料、隧穿层材料等对存储器编程特性的影响,模拟结果表明相比于传统的Si衬底材料,使用GaAs衬底材料能获得更好的编程特性;(2)通过考虑量子点的库伦阻塞效应、量子限制效应等,利用FN隧穿机制建立了精确的量子点浮栅存储单元的编程与擦除特性模型,在验证模型正确性的基础上,利用该模型研究了隧穿层厚度、量子点密度、温度、栅极电压等因素对存储器编程和擦除特性的影响,仿真结果表明,温度越低,栅极电压越大,隧穿层厚度越小越有利于提高编程与擦除速度。实验方面,本文采用磁控溅射的方法制备高K材料薄膜,然后采用薄膜凝聚的原理制备Si量子点,制备出Al/ZrO_2/Si/ZrO_2/GaAs器件单元。采用400℃、500℃、600℃叁个不同的温度对器件进行快速退火处理,并通过测量存储单元的C-V特性,得到器件的存储窗口。实验结果表明,400℃退火温度下器件具有最大的存储窗口,并且随着退火温度的升高,存储窗口逐渐减小。因此,实验过程中采用合适的温度对器件退火,会对存储性能产生很大影响。(本文来源于《华中科技大学》期刊2017-01-01）
孙跃[5]（2015）在《金属浮栅存储器的结构优化和性能分析》一文中研究指出Flash存储器由于其高集成度、低功耗、高可靠性和高性价比等优点,在非易失性存储器市场中占据了主要的份额。但随着微电子技术的发展,Flash存储器也面临了一系列的挑战,如更低的功耗,更快的速度,更高的集成度等。对于传统多晶硅浮栅存储器而言,多晶硅浮栅的厚度随着器件特征尺寸的减小而同步减薄,这使得具有高能量的入射电子增多。大量的高能入射电子对阻挡氧化层造成损伤,产生更多的陷阱和缺陷,影响器件的可靠性。为了克服这一问题,以金属替代多晶硅作为浮栅的方案被提出来,因此对金属浮栅存储器性能的研究和改善得到了比较广泛的关注。本论文主要以金属浮栅存储器为研究对象,通过对浮栅结构进行优化,改进存储器编程/擦除性能。金属浮栅存储器的浮栅材料的功函数对器件性能有很大影响,因此本论文首先对浮栅材料的功函数对器件性能的影响做了研究。在此基础上通过调整和优化金属浮栅结构,改变沟道内电场分布和浮栅耦合电势,研究了金属浮栅结构对存储器性能的影响。结果表明,对金属浮栅结构进行优化后,沟道电场分布出现局部峰值,提升了沟道内热电子的动能,从而促进编程过程中电子的注入效率;同时,浮栅中耦合的电势也得到提升,进而增强编程过程中的垂直电场,进一步提高热电子的注入效率。在擦除过程中,由于垂直电场的增强,使存储在金属浮栅中的电荷更容易通过F-N隧穿回到衬底。通过对比,优化后的器件在相同的阈值电压改变量(编程和擦除过程中分别为3.5V和-3.5V)情况下所需的编程时间缩短了77%,擦除时间缩短了52%,器件的编程/擦除性能得到了提升。SOI技术对器件性能有很大的影响,因此本论文研究了SOI衬底上的金属浮栅存储器的性能,并提出了改进方案。模拟结果表明,SOI顶层硅厚度为5nm时存储器的编程和擦除性能达到最优。在此基础上,本论文对在SOI衬底上的金属浮栅存储器的浮栅结构也进行了优化。优化后存储器的存储窗口提升了32%,并且在相同的阈值电压改变量(编程和擦除过程中分别为3.5V和-3.5V)情况下所需的编程时间缩短了73%,擦除时间缩短了64%。在此基础上本论文研究了高k材料作为器件控制栅介质层时对器件性能的影响。仿真结果表明,高k材料作为控制栅介质层能进一步提升器件的编程/擦除性能。最后,设计了一种制造优化的SOI金属浮栅存储器的工艺流程,该工艺与标准硅CMOS技术相兼容。借助Silvaco TCAD工艺模拟工具,论文中模拟了SOI金属浮栅存储器的工艺流程。通过模拟仿真,证实了本文提出的方案的可行性。(本文来源于《南京邮电大学》期刊2015-03-01）
冯枫[6]（2015）在《硅量子点双势垒浮栅存储器的研究》一文中研究指出随着半导体器件的飞速发展,传统非易失性存储器因隧穿氧化层特征尺寸不断缩小的而面临严峻挑战。隧穿氧化层的变薄,使得应力致漏电流(SILC)所导致的存储器可靠性下降的问题愈加凸出。为了解决该问题,人们提出了硅量子点浮栅结构以实现分离式电荷存储。硅量子点浮栅存储器具有操作电压低、擦写速度快和保持性好等优点,被认为是下一代非易失性存储器的有力竞争者。本文阐述了硅量子点浮栅存储器的发展情况和市场前景。介绍了量子点存储器的基本工作原理、可靠性问题和量子效应下的电荷传输机制。分析现有的硅量子点浮栅存储结构,认为硅量子点双势垒浮栅存储器具有更为优良的存储特性和更快的擦写速度。SiCx、SiNx和SiO2叁种常用的制备硅量子点的母体材料中,SiCx与硅量子点之间较低的能量势垒使它适合成为双势垒结构中的阻挡势垒,而且SiCx作为制备硅量子点的母体材料在相同的量子点密度下能使器件具备更高的电导率,基于SiCx材料的双势垒浮栅存储器将具备更优良的存储特性。本文利用Silvaco TCAD仿真软件建立了基于SiCx材料的硅量子点双势垒浮栅存储器的模型,通过ATLAS器件仿真器,模拟了存储器的擦写过程,在此基础上分析了器件结构中硅量子点尺寸、数量和与隧穿氧化层之间阻挡介质层厚度等因素对器件存储特性的影响。硅量子点双势垒浮栅结构中量子点颗粒尺寸越大,数量越多,器件的存储特性就越好,阻挡层厚度的增加不大的情况下,器件的存储窗口有明显的提升。对比分析SiCx和SiNx两种材料对器件的存储特性的影响,发现前者拥有更大的存储窗口。本文使用PECVD技术试制了基于SiCx材料的硅量子点双势垒浮栅结构,在TEM下观测到了分布均匀、颗粒直径5nm的硅量子点。并在电压±8V、±10V和±12V下对器件进行了C-V特性扫描,观测到了大于7.7V的阈值电压窗口。(本文来源于《华中科技大学》期刊2015-01-01）
任圣[7]（2014）在《新型纳米硅量子点浮栅存储器和硅基阻变存储器的研究》一文中研究指出随着集成电路工艺的飞速发展,器件的特征尺寸在不断地减小,到2020年器件的特征尺寸将会下降到10nm,传统的集成电路工艺正面临着尺寸效应带来的挑战。浮栅存储器的隧穿层尺寸的减小使其电荷保持特性和耐受性受到了冲击,为此人们一方面对闪存技术进行改进,推出了基于分立电荷存储技术的新型纳米硅浮栅存储器,另一方面采用新的存储技术替代闪存技术,推出了新型的非易失性存储器,其中阻变存储器则由于具有单元面积小和读写速度快等优势成为了其中最具潜力的候选者。本文首先对我们小组在上海中芯国际0.13μm标准CMOS工艺线上制备的纳米硅量子点浮栅存储单管的存储特性和关键工艺结构参数之间的关系进行了深入的研究,在获得具有优良存储特性单管的基础上进行了8Kb NOR功能存储芯片的设计工作。同时开展了亚氧化硅SiOx薄膜的优化阻变特性的研究工作,通过后续工艺热处理技术改进了ITO/SiOx/p-Si/Al结构器件的阻变特性,并对其物理机制进行了细致的分析。具体内容如下：我们小组在中芯国际0.13μm标准CMOS工艺线上成功制备了栅长和栅宽分别为0.176μm和0.16μm的纳米硅量子点浮栅存储器单元和8Kb矩阵。通过对纳米硅浮栅存储器单管的优化存储特性与关键工艺结构的研究,获得了制备具有优良存储特性的纳米硅浮栅存储器单管的重要工艺参数,制备出的纳米硅量子点浮栅存储器单管具有较低的工作电压(7V)和较快的读写速度(us),擦写寿命高达107,并拥有较小的亚阈值摆幅(0.14V/decade)和截止电流(200fA),综合存储器特性达到了国际领先水平。基于此性能优秀的存储单元,我们小组与上海微系统所合作共同设计了容量为8Kb的NOR功能存储芯片,采用128根字线和64根位线组成的8Kb NOR型架构,对存储芯片进行单比特(bit)操作。为了消除8Kb存储单元阵列中的串扰影响,我们优化得到了各单元在擦写时的最佳工作电压。考虑到灵敏放大器对电流的要求,我们提出了各单元在读操作时的最佳工作电压参数,为8Kb的NOR功能存储芯片的外围电路设计提供了重要的参考。同时我们开展了SiOx薄膜优化阻变特性的探究,采用不同温度热退火处理的SiOx(x=1.3)薄膜作为ITO/SiOx/Si/Al结构的阻变层,发现：在电极尺寸相同的条件下,随着退火温度的增加,该结构的高低阻态比显着提高,最高可达109；在相同的退火条件下,随着电极尺寸的减小,器件的高低阻态比也变大。X射线光电子能谱(XPS)和电子顺磁共振能谱(EPR)的分析表明：不同退火温度下形成的不同价态硅悬挂键是形成低阻态下细丝通道的主要来源；高阻态下薄膜电阻等效为体电阻随电极面积的减小而增大。椭偏的测试结果表明：经过热退火处理的SiOx薄膜折射率的增大是导致高阻态下器件电阻增大的原因。(本文来源于《南京大学》期刊2014-05-30）
钱昕晔[8]（2013）在《纳米硅量子点MOS结构及纳米硅量子点非挥发性浮栅存储器的研究》一文中研究指出微电子学在当今新技术革命中占有核心地位,大规模集成电路的普遍使用既是微电子学发展的重要成果,也是其重要标志。然而随着器件尺寸的不断缩小,使得传统的微电子器件的基本运行方式变得越来越不适用,电荷的量子化,能量的量子化效应在此类器件中起到举足轻重的作用,传统的微电子工艺也受到了严重的挑战。为了迎接这些挑战,科学家和企业家不约而同地将目光瞄向了新一代的电子器件—纳米电子器件的研发,从而使微电子器件进入了纳米电子学的范围。而纳米器件则是大规模集成电路向"速度更快"、"体积更小"、“功耗更低”目标发展的重要前提或基础,它代表着整个信息技术材料的发展方向。随着功能镶嵌型集成电路的发展和信息功能数字化的需求,半导体存储器在大规模集成电路中所占的比例越来越高,因此研制出性能更佳的存储器对纳米电子学及信息技术的发展具有重大影响和意义。本文致力于研究和制备基于纳米硅量子点的非挥发性浮栅存储器。为了使该存储器的有关性能不仅能达到集成电路的实际设计要求,而且能达到国际当前水平,首先以半导体量子结构的有关量子限制效应、库仑阻塞效应、单电子共振隧穿等理论模型为指导,利用Layer-by-Layer技术结合等离子氧化的方法,在PECVD系统中制备了 Si02/nc-Si/Si02不对称双势垒结构,并且用I-V测试方法研究了其电学特性,首次在I-V曲线上同时观察到由于量子限制效应和库仑阻塞效应所引起的电子充电峰和空穴充电峰,理解了电荷在纳米硅量子点中的输运和存储机制。为了更进一步证实纳米硅量子点的存储功能,我们使用原子力显微镜(AFM)中的开尔文探针力显微技术(KPFM),通过电势图的扫描,直接观察到电子和空穴注入到硅量子点中引起的表面电势差变化。在此基础上制备出SiNx/nc-Si/SiO2浮栅MOS结构,研究了含有nc-Si量子点MOS结构的存储特性,证明了 MOS结构C-V特性曲线中平带电压的移动确实是由于nc-Si量子点的电荷存储功能引起的。同时研究了退火对C-V特性的改善作用,从而为基于纳米硅量子点非挥发性浮栅存储器的制备奠定了理论和实验的基础。为了将nc-Si量子点的电荷存储特性成功的应用到MOSFET浮栅存储器中:在国家重大基础研究项目的支持下,我们通过与华晶微电子公司合作,成功地探索出制备超薄隧穿氧化层、纳米硅量子点以及控制层的关键工艺,并根据华晶现有的5英寸标准CMOS工艺流水线设计出一套光刻掩膜版和工艺流程,制备出具有源漏结构的nc-Si量子点浮栅存储器MOSFET结构。经过实验室的严格测试,证明该结构具有良好的电学特性和擦写与保存功能。同时,为了检验存储器单管在存储矩阵中的实际功能,还将nc-Si量子点存储器单管排列成NOR功能的4×4矩阵存储原型器件,经过测试,证明其在NOR结构矩阵中可以有效地进行读写和擦除操作。为了寻找纳米硅量子点存储器的最佳结构参数,本文对存储器的叁层核心结构:超薄隧穿氧化层厚度、量子点的尺寸、控制层厚度进行了研究,深入理解了nc-Si量子点存储器的器件特性与核心结构的结构参数之间的依赖关系:当隧穿层约为2.5nm时虽然存储速度比较快,但电荷容易泄漏,器件不能够保持足够大的电荷存储窗口。隧穿层4.5nm时虽然电荷的保持时间增加了,但电荷存储窗口比较小,电荷写入和擦除速度也比较慢,而3.5nm左右的隧穿层既能保证擦写窗口和速度也可以有效的保存存储的电荷;30nm的SiNx控制层不但可以保证较大的存储窗口和较快的擦写速度,并且作为电荷阻挡层,阻止了存储在nc-Si量子点中的电荷从栅极泄漏出去;纳米硅量子点的尺寸为15nm时既能使nc-Si量子点存储器得到较好的阈值电压单分散性,同时也能使nc-Si量子点存储器有较大电荷存储窗口和较快的电荷擦写速度。为了把华晶5英寸流水线上制备的nc-Si量子点存储器的栅长进一步缩小,以适应大规模集成电路集成度提高对器件尺寸的要求,我们对栅长1μm阿和3μm的nc-Si量子点存储器与其电学特性之间的关系进行了深入研究,从而为改善纳米硅量子点存储器的器件性能指明了方向。为进一步提高存储器单管各方面的器件特性,本文从理论和实验两个方面研究了经过氮化处理后的nc-Si量子点存储器的有关电学性能的改善,搞清楚了nc-Si量子点经过氮化处理后,钝化了 nc-Si量子点表面的悬挂键,并且大大降低了 nc-Si/SiNx界面处的界面态密度,增大了栅极电压对MOSFET器件的控制能力,这不仅增大了器件的存储窗口,而且也增加了器件的擦写速度。同时,对nc-Si量子点进行氮化处理时,在隧穿层SiO2和nc-Si量子点之间增加了一层SiNx势垒,这层SiNx势垒可以有效地降低电荷泄漏回衬底沟道中的几率,并且使nc-Si量子点之间相互独立,减少了电流的横向侧漏,延长了存储器的保持时间。在上述对华晶5英寸CMOS流水线上制备的nc-Si量子点存储器器件特性改善研究的基础上,我们得到国家重大基础研究项目的持续支持,在上海中芯国际(SMIC)的0.13μm、8英寸标准CMOS工艺流水线上制备出栅长为0.176μm的纳米硅量子点浮栅存储器。经过严格测试,并且与国际上报导的nc-Si量子点浮栅存储器的器件特性进行比较,证明了我们应用了 nc-Si量子点氮化技术制备的nc-Si量子点浮栅MOSFET非挥发性存储器的器件性能达到了国际当前水平。其亚阈值摆幅小于0.15V/decade,已经很接近理论极限值0.06V/decade;开关比On/Offratio大于106,可以准确的识别存储态与擦除态;擦写脉冲电压为±7V/1ms,远低于传统的多晶硅浮栅存储器15V的操作电压,大大降低了功耗;存储窗口大于1.5V,超过电路设计要求的最低0.5V的存储窗口;保持时间达到10年以上。(本文来源于《南京大学》期刊2013-05-01）
刘张李,邹世昌,张正选,毕大炜,胡志远[9]（2010）在《浮栅存储器的单粒子辐射效应研究进展》一文中研究指出综述了浮栅存储器的单粒子效应国外研究进展,对浮栅存储器控制电路及存储单元的单粒子效应进行详细分析和讨论。指出控制电路是浮栅存储器单粒子效应的关键部件以及重离子轰击使浮栅存储器数据保持特性退化;阐述了浮栅存储单元辐射后可能的电荷损失机制。最后指出纳米晶浮栅存储器具有好的抗辐射能力。(本文来源于《功能材料与器件学报》期刊2010年05期）
刘张李,张正选,毕大炜,张帅,田浩[10]（2009）在《浮栅存储器的总剂量辐射效应研究进展》一文中研究指出本文对浮栅存储器的总剂量辐射效应进行详细分析和讨论,主要内容包括浮栅存储器控制电路和存储单元的总剂量辐射效应。指出:总剂量辐射效应对浮栅存储器的影响主要是在隧道氧化层、栅之间的绝缘层中产生电荷,引起浮栅上电荷的变化。(本文来源于《第十届全国抗辐射电子学与电磁脉冲学术年会论文集》期刊2009-07-01）
浮栅存储器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着半导体集成度的不断提高和半导体器件特征尺寸的进一步减小,基于传统连续浮栅的非易失性存储器正面临着严峻的挑战,主要为越来越薄的隧穿层厚度导致的电荷泄露问题。非易失性纳米晶浮栅存储器由于能够实现电荷的分立式存储,可进一步降低器件的尺寸,提高编程速度和耐擦写能力等,有望取代传统浮栅存储器,所以得到广泛关注。本文首先对存储器的类型、市场和发展历程进行了详细介绍,然后对浮栅存储器的工作原理进行了细致的分析。为了进一步改善存储器性能,本文主要从沟道材料选择和存储层结构构建两个方面对纳米晶浮栅存储器进行了系统地研究。具体工作如下:1.采用全无机钙钛矿CsPbBr_3量子点作为沟道材料,金纳米晶和PMMA分别作为存储层和隧穿层,制备了基于双极性钙钛矿量子点的纳米晶浮栅存储器。通过对存储器的输出特性和转移特性测试发现,在±5V的编程/擦除电压下获得2.4V的存储窗口,由此得出双极性量子点有利于扩大存储窗口。而且由于CsPbBr_3量子点的稳定性,存储器的数据保持时间和耐擦写能力也得到改善。经过10~7s后,存储器的两个状态仍然能够清晰分辨。经过200次的擦写循环,存储器的性能保持良好。2.利用金纳米晶和氧化石墨烯构建了基于PbS量子点的双浮栅存储器,将氧化石墨烯作为上浮栅旋涂在金纳米晶上,能够降低隧穿层表面的粗糙度。同时,氧化石墨烯本身带有大量的基团和缺陷,能够和金纳米晶一起俘获更多的电荷,扩大存储窗口。由电学性能测试可知,制备的双浮栅存储器在±10V的编程/擦除电压下,获得2.02V的存储窗口。而且,上下浮栅之间的能级差形成较大的势垒,有利于提高存储器的数据保持时间。实验结果也证实,经过10~5s后,存储器的存储窗口基本保持不变。基于PbS量子点的双浮栅存储器由于优越的性能,使得其具有非常大的潜力取代传统浮栅存储器。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
浮栅存储器论文参考文献
[1].王粉霞.有机场效应晶体管（OFET）型浮栅存储器的研制[D].兰州大学.2019
[2].张恒.基于无机量子点的纳米晶非易失浮栅存储器研究[D].天津大学.2017
[3].王竞立.二硫化钼晶体管的界面优化及在浮栅存储器上的应用[D].武汉大学.2017
[4].葛聪.基于GaAs衬底的量子点浮栅存储器编程与擦除特性研究[D].华中科技大学.2017
[5].孙跃.金属浮栅存储器的结构优化和性能分析[D].南京邮电大学.2015
[6].冯枫.硅量子点双势垒浮栅存储器的研究[D].华中科技大学.2015
[7].任圣.新型纳米硅量子点浮栅存储器和硅基阻变存储器的研究[D].南京大学.2014
[8].钱昕晔.纳米硅量子点MOS结构及纳米硅量子点非挥发性浮栅存储器的研究[D].南京大学.2013
[9].刘张李,邹世昌,张正选,毕大炜,胡志远.浮栅存储器的单粒子辐射效应研究进展[J].功能材料与器件学报.2010
[10].刘张李,张正选,毕大炜,张帅,田浩.浮栅存储器的总剂量辐射效应研究进展[C].第十届全国抗辐射电子学与电磁脉冲学术年会论文集.2009