导读:本文包含了连续时间调制器论文开题报告文献综述及选题提纲参考文献，主要关键词:Sigma-Delta调制器,有源电感,Simulink,信噪比
连续时间调制器论文文献综述
霍安邦,于波,韩玉斌[1]（2019）在《基于有源电感的连续时间带通Sigma-Delta调制器设计》一文中研究指出带通Sigma-Delta调制器因能对窄带射频信号直接数字化而越来越受到人们的重视,目前连续时间带通Sigma-Delta调制器大多采用LC据了较大的空间,例如螺旋电感器在集成电路的实现中占据了整体电路的一半以上,另一个缺点就是限制了谐振器的品质因数。为了使调制器有较大的动态输出范围有必要增加谐振器的品质因数,因此文中采用高Q值的有源电感来组成谐振器去设计一个连续时间带通Sigma-Delta ADC,中构建该仿真模型,最后测试的SNR达到73dB,相比与采用无源谐振器的调制器性能(本文来源于《电子设计工程》期刊2019年05期）
胡伟[2]（2018）在《连续时间Sigma-Delta调制器的研究与设计》一文中研究指出随着以人工智能、物联网和第五代移动通信为代表的新兴信息智能科技的发展,给集成电路的设计工作带来新的挑战,各类高速高性能数字应用的日益增长需要高速高分辨率的ADC来支持。近年来,Sigma-Delta ADC正是由于其自身数字电路处理信息的强大优势获得了快速发展,而作为Sigma-Delta ADC重要组成部分的模拟调制器则决定了整个ADC的速度和精度。因此本文的主要工作为设计一款可以应用在数字音频领域的连续时间Sigma-Delta调制器。本文在深入调研了连续时间Sigma-Delta调制器的设计原理和体系架构后,结合国内外研究现状以及应用的领域确定了本文的设计指标和架构。在保留足够设计余度的前提下,设计了噪声传递函数以及环路滤波器函数,借用Matlab软件中的Simulink工具箱搭建调制器的行为级架构,仿真验证和确定系统的各项参数。随后对调制器中各模块的非理想性进行详细分析和计算,包括运放的有限直流增益和增益带宽积、时钟抖动、ELD以及工艺偏差的影响等。最后根据各电路模块子单元的设计指标来展开对晶体管级电路的设计和仿真工作。设计实现了一个3阶3bit量化的连续时间Sigma-Delta调制器。采用TSMC 65nm CMOS工艺,芯片工作在1.3V电源电压和64MHz时钟频率下,在1MHz的信号带宽内和各个工艺角下仿真显示,调制器的信噪失真比SNDR为94dB左右,有效位数为15bit以上。满足设计指标,可应用于相应的音频和无线领域。(本文来源于《南京邮电大学》期刊2018-11-14）
赵玉彬[3]（2018）在《面向压力传感器应用的低功耗高精度连续时间Sigma-Delta调制器》一文中研究指出压力传感器在汽车和医疗电子领域应用十分广泛。ADC作为压力传感器的核心模块,很大程度上决定了压力传感器的精度。Sigma-Delta ADC采用过采样和噪声整形技术,在转换低速信号时可以以较低的功耗获得很高的精度。相比于离散型SigmaDelta ADC,连续型Sigma-Delta ADC功耗更低,因此,本文研究面向压力传感器应用的高精度低功耗连续时间Sigma-Delta调制器的设计。本文在系统级研究与设计上考虑了低功耗和低噪声指标。论文深入分析了CIFB架构具有良好的高频滚降特性,以及CIFF架构内部信号幅度小更适合低压低功耗设计的特点,采用兼具CIFB和CIFF优点的CIFF-B架构。针对连续时间Sigma-Delta调制器对时钟抖动的高敏感性问题,在反馈DAC中加入FIR滤波,并基于调制器的稳定性和功耗的折中考虑来设计FIR DAC。采用脉冲不变变换法对提出的基于FIR DAC反馈的CIFF-B叁阶一位连续时间Sigma-Delta调制器系统进行建模分析,得到系统级设计参数。论文针对调制器中各模块实际电路的非理想因素进行分析与建模研究,得到各晶体管级电路模块的设计指标。采用Lfoundry 0.15μm CMOS工艺,并在Cadence中完成了对调制器晶体管级电路的设计和仿真。在电路级设计中,考虑到压力传感器是针对低频信号测量,对晶体管的闪烁噪声和直流失调极为敏感,在第一级积分器加入了斩波调制。电路后仿真结果表明,在1kHz的信号带宽和过采样率为512的条件下,调制器的SNDR达到了104dB,在1.65V的电源电压下,调制器的功耗仅为176μW。(本文来源于《华中科技大学》期刊2018-01-01）
严海月,邓建飞,林福江[4]（2017）在《双重噪声整形连续时间Δ-Σ调制器的架构设计》一文中研究指出提出了一种低功耗连续时间多比特Δ-Σ调制器架构。该架构充分利用了Δ-Σ结构高分辨率和连续时间结构高速度的特点。将量化器的输出分为最高有效位(MSB)和最低有效位(LSB),LSB被反馈到量化器和DAC的输入,提高了系统的分辨率和线性度,降低了系统的硬件复杂度。除此之外,积分器的输出摆幅也显着减小,大大降低了运算放大器对带宽和增益的要求。使用SAR量化器中的开关电容DAC阵列进行环路延迟补偿,进一步提高了环路滤波器功率效率。通过仿真分析,验证了提出架构的正确性。(本文来源于《微电子学》期刊2017年06期）
周鹏力[5]（2017）在《连续时间Sigma-Delta调制器系统建模及电路技术研究》一文中研究指出随着移动终端通信技术的快速推广,宽带宽和低功耗设计的Sigma Delta ADC成为模拟数字转换领域的研究热点。相比于离散时间结构,连续时间型Sigma Delta调制器不受建立时间的约束,可以应用更高的采样速率,实现更低的功耗,而且连续时间结构具有本征抗混迭滤波的特性,这些特点使得连续时间型Sigma Delta调制器在宽带应用领域颇具研究价值,因此本文将20MHz带宽的低功耗调制器作为研究对象。本文在理解掌握Sigma Delta调制器过采样和噪声整形工作原理的基础上展开研究工作。首先在系统设计层面总结分析了离散时间下单环高阶架构Sigma Delta调制器的特征属性,并在Matlab/Simulink环境下使用SDToolbox设计工具研究了离散时间调制器系统仿真的方法和设计流程,综合前馈和反馈结构调制器的信号传输特性搭建了一种兼顾功耗和稳定性的混合型结构,接着根据脉冲恒定变换原则,将离散时间型调制器转换为具有同等噪声整形效果的连续时间型调制器,采用插入固定延时和增加零阶反馈补偿的方法吸收调制器环路中的非零延时,并通过调整系数,前置补偿路径的方法实现了消除加法器,简化设计工作并降低了电路功耗。在完成系统拓扑结构的设计后,利用系统状态方程的ABCD矩阵完成了对调制器系数的设计和缩放处理,在系数设计过程中,针对运放有限增益和带宽以及时间常数偏差等关键非理想因素进行了理论分析和系统建模仿真,以期更贴近和指导实际电路设计。在电路实现层面上,本文使用具有高效能耗表现的SAR ADC来实现调制器内部的低精度量化,且对SAR ADC的结构进行了改进优化,使用多个比较器和简单数字控制逻辑实现了连续量化过程,满足本文调制器对量化器工作速度要求的同时降低了量化器的功耗。本文对比分析了多种DAC反馈波形的特性并最终选用NRZ波形来提高调制器对时钟抖动的抑制能力。除此之外,设计中还采用了低压电源,结构优化,消除加法器,多比特量化降低采样速率等多种措施以实现降低功耗。最后使用TSMC 65nm工艺制程完成了相应的连续时间Sigma Delta调制器的电路设计工作。调制器工作的电源电压为1.2V,工作频率为640MHz,信号带宽为20MHz,仿真结果显示SNR峰值为76.0 dB,有效位数达到了12.10位,消耗功耗33 mW,达到了预定的目标。(本文来源于《西安电子科技大学》期刊2017-06-01）
卜亮宇[6]（2016）在《射频接收机中连续时间带通Δ∑调制器设计》一文中研究指出随着电子通信技术的不断发展,通信系统对于射频接收机的要求不断提高。而模数转换器作为连接射频模拟模块与数字模块之间的桥梁,其性能直接影响了射频接收机的整体性能。一个优异的模拟数字转换器甚至可以简化射频接收机的整体结构。连续时间带通AE模数转换器能够在带内整形噪声,达到较高的动态范围,同时具有一定的滤波效果,近年来逐渐成为射频接收机中模数转换器研究的热点。论文综述了连续时间带通△∑模数转换器的国内外发展现状,结合实际应用场景,确定了设计指标。介绍了△∑调制器的基本原理、离散时间和连续时间调制器特点,总结了从离散转换到连续的方法以及利用复数滤波器结构设计复数带通△∑调制器的方法。确定使用5阶1.5位量化的结构,采用前馈方式,同时运用局部反馈优化零点位置,使用冲激响应不变法,将得到的离散时间的结构参数转换到连续时间域,通过正交回路引入复数极点,达到带通整形效果的,同时避免了多个正交回路的需求,降低了系统功耗；在连续时间域中进行系统仿真验证后,进行了具体的电路设计。第一级采用有源RC积分器结构,而后级积分器采用Gm-C的积分器结构,第一级积分器中的跨导放大器采用单级折迭共源共栅增益级的结构,输入管偏置在亚阈值区,减小了叁阶交调量的产生,后级积分器采用主从Gm偏置结构调谐,提高Gm单元的线性度,采用1.5位量化器,通过缩放量化器增益系数减少前馈系数,达到低功耗设计要求,反馈DAC采用归零电流舵结构,并采用随机序列对反馈DAC元件进行校正。论文基于SMIC 0.18μm工艺,设计了连续时间复数带通△∑调制器的电路和版图。电源电压为1.8V,采样频率为26MHz,中心频率700KHz,双边信号带宽812.5KHz。流片之后,芯片测试结果显示在输入信号幅值-4.35dB满刻度时,SNR达到了59.2dB, SFDR为64.8dB。△∑调制器动态范围约为63dB,1, Q两路调制器的功耗近2.3mW,满足了设计要求。(本文来源于《东南大学》期刊2016-06-18）
易品筠[7]（2015）在《连续时间Sigma-Delta调制器建模与电路研究》一文中研究指出随着通信系统发展,下一代无线通信系统的信道带宽需要扩展至几十甚至上百兆赫兹,并且动态范围不变。在此条件下,对ADC提出宽带、低功耗、高精度等要求。Sigma-Delta((50)(35))ADC作为这一领域的研究热点,与奈奎斯特采样ADC相比,具有更低功耗、更大动态范围和更高量化精度等优点。连续时间型Sigma-Delta ADC具有天然抗混迭滤波特性,并且对环路滤波器模块中运放的建立时间没有严格要求,这些优势使其适用于高速高精度转换领域且功耗更低。本文对连续时间Sigma-Delta ADC的关键模块Sigma-Delta调制器展开研究工作。首先分析比较前馈式与反馈式调制器的STF特性,结合两种结构的优点和不足提出一种混合式Sigma-Delta调制器。之后利用Matlab SD Toolbox设计工具,根据脉冲不变原理综合出连续时间Sigma-Delta调制器的传输函数H(s)。为了达到降低系统功耗的目的,本文采用无源RC积分器作为环路滤波器的第二级积分器,同时将补偿环路延时的零阶反馈环路前移并取消加法器,在信号带宽为10 MHz、OSR为16条件下,利用Matlab仿真得到调制器的SNDR为68.6 dB,SNR为68.6 dB,SFDR为100.9 dB,有效位数为9.5 bits。考虑到实际电路中存在多种非理想因素,本文分别分析系统中的运放有限增益带宽积、积分常数变化、环路延时和比较器失调等非理想因素。利用Smulink平台,针对非理想因素对系统整体性能影响,进行行为级建模仿真。采用零阶反馈环路吸收环路延时,采用NRZ反馈脉冲波形抑制时钟抖动,采用电容调谐阵列校准积分常数波动,采用DWA算法改进多比特量化器失配。最后在已通过行为级验证的叁阶连续时间Sigma-Delta调制器系统结构基础上,展开电路分析与设计。采用SMIC 0.18?m 1P6M工艺,电源电压1.8 V,10 MHz信号带宽OSR为16的条件下对其仿真得到SFDR为98.4 dB,SNR为81.1 dB,SNDR为80.9 dB,有效位数为11.2 bits。(本文来源于《西安电子科技大学》期刊2015-11-01）
王轶彬,韩晨曦,李冬梅[8]（2014）在《一种高速宽带连续时间Delta-Sigma调制器设计》一文中研究指出利用MATLAB SIMULINK工具设计了一款高速连续时间Delta-Sigma调制器.该调制器采用单环3阶4位量化带前馈结构,设计指标为14位精度、2MHz信号带宽.通过对积分器运放有限直流增益(DC gain)、积分器运放有限增益带宽积(GBW)、额外环路延时(ELD)等电路非理想因素进行建模,确定各非理想因素边界范围并提供电路级各模块设计指标.在UMC 180nm工艺下进行电路、版图设计及流片实现.量化器中设计采用了一款高速、高精度、低噪声、带预放大级的动态锁存比较器.调制器中采用一种低延时的动态元件匹配(DEM)结构来抑制DAC单元非线性失配对系统性能造成的影响.通过电阻RPI引入一条前馈路径来对额外环路延时(ELD)进行补偿.电路级前仿真达到13.5bit有效位数(ENOB),核心面积约0.1mm2,优值(FOM)约为220fJ.(本文来源于《微电子学与计算机》期刊2014年12期）
王江涛,李海启,宋焱,范世全,耿莉[9]（2014）在《2.2MHz,8.3mW多位量化连续时间Sigma-Delta调制器设计》一文中研究指出本设计完成了一款2.2MHz、8.3mW连续时间Sigma-delta调制器,可应用于无线通信领域.与传统的离散结构相比,连续结构在实现兆赫兹以上带宽的同时,显着降低了功耗,并且在低电源电压下也有很好的发展潜力.此Sigma-delta调制器采用前馈单环叁阶四位量化结构,考虑了非零环路延时效应,设计了补偿网络.在标准0.18μm CMOS工艺下,完成了调制器电路的设计.经过Cadence Spectre仿真验证,调制器的信号带宽为2.2MHz,动态范围为69dB,在1.8V电源电压下,电路总功耗仅为8.3mW.(本文来源于《微电子学与计算机》期刊2014年08期）
严皓,秦鹏,周健军[10]（2014）在《应用于连续时间∑Δ调制器的时钟抖动建模方法》一文中研究指出提出了一种能够快速而精确地模拟时钟抖动的建模方法,可应用于连续时间Sigma-Delta调制器(continuous-time sigma-delta-modulator,CT-SDM)等系统的仿真与验证。相较于传统的基于离散时间的建模方法,所提出的一种基于连续时间的模型,可以灵活地应用于各种连续时间电路中,且可在保证精度的情况下,快速完成仿真。给出了关于时钟抖动的理论分析和该模型的数学理论推导,并通过搭建一个完整的连续时间Sigma-Delta调制器,验证了所提时钟抖动方法的正确性与可行性,仿真时间在数十秒内。(本文来源于《中国科技论文》期刊2014年07期）
连续时间调制器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着以人工智能、物联网和第五代移动通信为代表的新兴信息智能科技的发展,给集成电路的设计工作带来新的挑战,各类高速高性能数字应用的日益增长需要高速高分辨率的ADC来支持。近年来,Sigma-Delta ADC正是由于其自身数字电路处理信息的强大优势获得了快速发展,而作为Sigma-Delta ADC重要组成部分的模拟调制器则决定了整个ADC的速度和精度。因此本文的主要工作为设计一款可以应用在数字音频领域的连续时间Sigma-Delta调制器。本文在深入调研了连续时间Sigma-Delta调制器的设计原理和体系架构后,结合国内外研究现状以及应用的领域确定了本文的设计指标和架构。在保留足够设计余度的前提下,设计了噪声传递函数以及环路滤波器函数,借用Matlab软件中的Simulink工具箱搭建调制器的行为级架构,仿真验证和确定系统的各项参数。随后对调制器中各模块的非理想性进行详细分析和计算,包括运放的有限直流增益和增益带宽积、时钟抖动、ELD以及工艺偏差的影响等。最后根据各电路模块子单元的设计指标来展开对晶体管级电路的设计和仿真工作。设计实现了一个3阶3bit量化的连续时间Sigma-Delta调制器。采用TSMC 65nm CMOS工艺,芯片工作在1.3V电源电压和64MHz时钟频率下,在1MHz的信号带宽内和各个工艺角下仿真显示,调制器的信噪失真比SNDR为94dB左右,有效位数为15bit以上。满足设计指标,可应用于相应的音频和无线领域。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
连续时间调制器论文参考文献
[1].霍安邦,于波,韩玉斌.基于有源电感的连续时间带通Sigma-Delta调制器设计[J].电子设计工程.2019
[2].胡伟.连续时间Sigma-Delta调制器的研究与设计[D].南京邮电大学.2018
[3].赵玉彬.面向压力传感器应用的低功耗高精度连续时间Sigma-Delta调制器[D].华中科技大学.2018
[4].严海月,邓建飞,林福江.双重噪声整形连续时间Δ-Σ调制器的架构设计[J].微电子学.2017
[5].周鹏力.连续时间Sigma-Delta调制器系统建模及电路技术研究[D].西安电子科技大学.2017
[6].卜亮宇.射频接收机中连续时间带通Δ∑调制器设计[D].东南大学.2016
[7].易品筠.连续时间Sigma-Delta调制器建模与电路研究[D].西安电子科技大学.2015
[8].王轶彬,韩晨曦,李冬梅.一种高速宽带连续时间Delta-Sigma调制器设计[J].微电子学与计算机.2014
[9].王江涛,李海启,宋焱,范世全,耿莉.2.2MHz,8.3mW多位量化连续时间Sigma-Delta调制器设计[J].微电子学与计算机.2014
[10].严皓,秦鹏,周健军.应用于连续时间∑Δ调制器的时钟抖动建模方法[J].中国科技论文.2014
标签：sigma-delta调制器; 有源电感; Simulink; 信噪比;