导读:本文包含了全同步数字频率计论文开题报告文献综述及选题提纲参考文献，主要关键词:单片机,数字频率
全同步数字频率计论文文献综述
季霞[1]（2014）在《基于FPGA和单片机的全同步数字频率计的实现》一文中研究指出本数字频率计采用以FPGA为核心器件设计。设计的过程用VHDL语言实现测频,测周等模块,用单片机进行显示器等硬件控制,C语言实现其软件控制。基于Quartus Ⅱ的VHDL的设计方法电子系统的设计方法和"自顶向下"与"自底向上"的设计方法。(本文来源于《电子技术与软件工程》期刊2014年19期）
季霞,陶忠[2]（2014）在《基于FPGA和单片机的全同步数字频率计的实现》一文中研究指出本数字频率计采用以FPGA为核心器件设计。设计的过程用VHDL语言实现测频,测周等模块,用单片机进行显示器等硬件控制,C语言实现其软件控制。对于Quartus II设计工具而言,与Verilog及VHDL的设计流程是完全支持的,Quartus II设计工具内部嵌入了Verilog逻辑综合器,Quartus II最大的优势之一在于能够利用第叁方工具。基于QuartusⅡ的VHDL的设计方法电子系统的设计方法和"自顶向下"与"自底向上"的设计方法。(本文来源于《硅谷》期刊2014年19期）
徐秀妮[3]（2011）在《基于VHDL语言的全同步数字频率计的设计与研究》一文中研究指出频率信号具有较强的抗干扰能力,传输起来比较容易,与其他信号相比可以获得较高的测量精度。因此,在电子测量领域中,频率是一个基本而又非常重要的参数,频率测量也成为最重要的测量之一。随着电子测量技术的发展,越来越多的高频或超高频信号器件被广泛应用于生产生活中,原有的频率计已不能满足测量的需求,这就要求我们研究精度更高、速度更快的频率测量方法。EDA技术的发展和FPGA等大规模可编程逻辑器件的广泛应用,使设计者利用硬件描述语言(Hardware Description Language)和EDA软件就可以对系统硬件的功能进行设计和重构,使硬件设计软件化,可以像软件编程一样方便快捷。这改变了传统的电子设计方法,也改变了频率计的传统设计方法。本文详细阐述了几种常用的测频方法的原理和误差。在多周期同步测频法中由于被测信号和实际闸门信号同步,因此消除了被测信号±1个字的计数误差,但基准频率信号±1个字的计数误差仍然存在。在全同步测频法中实现了被测信号、基准频率信号和实际闸门信号的全同步,彻底消除了±1个字的计数误差。全同步的实现方法是实际闸门信号的开启与关闭由检测到的被测信号和基准频率信号的相位同步脉冲控制,当相位同步时计数开始,相位再次同步时计数停止。本频率计采用的是全同步数字测频法并在FPGA可编程逻辑器件上进行设计实现。先根据测频原理框图给出了总体设计方案,然后依据自上而下的设计方法,将频率计的核心即测频部分按照实现功能的不同划分为多个模块,并给出了每一个模块的详细设计方法,并在Quartus II软件环境中进行了仿真。为了使频率计成为完整的频率测量系统,本文还对频率计的附件模块如基准频率信号产生模块、信号整形模块进行了硬件电路设计。本文最后提出了基于SOPC的全同步数字频率计的方案,简单介绍了系统软硬件设计的思想。采用VHDL语言编程、以FPGA为硬件设计载体、基于SOPC集成开发工具的频率计的设计,具有重要的理论意义和实际应用价值。(本文来源于《长安大学》期刊2011-05-25）
饶成明,马希直[4]（2010）在《基于FPGA的多功能全同步数字频率计设计》一文中研究指出在分析比较现有测频方法优缺点的基础上,介绍全同步测频原理,给出采用AT89C51单片机实现控制,并通过FPGA芯片,在Max+PlusⅡ中运用VHDL语言编程,设计出一个多功能全同步数字式频率计。该设计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。(本文来源于《现代电子技术》期刊2010年02期）
包本刚,何怡刚,谭永宏[5]（2008）在《基于FPGA的全同步数字频率计的设计与实现》一文中研究指出利用全同步频率测量原理,通过FPGA(Field Programmalbe Gata Array)芯片,运用VHDL语言编程设计一个全同步数字式频率计,消除了±1的计数误差,测频范围在DC~100 MHz,给出了各模块的VHDL设计方法和仿真波形.并且可以利用FPGA芯片构成系统板,具有较高的实用性和可靠性.(本文来源于《测试技术学报》期刊2008年02期）
包本刚[6]（2007）在《基于FPGA的全同步数字频率计的设计》一文中研究指出频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度测频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUSⅡ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。(本文来源于《湖南大学》期刊2007-10-20）
包本刚,何怡刚,朱湘萍[7]（2007）在《全同步数字频率计的VHDL设计与仿真》一文中研究指出利用全同步频率测量原理,通过FPGA芯片在Max+PlusⅡ中运用VHDL语言编程设计一个全同步数字式频率计,消除了±1个计数误差,测频精度范围在DC~100 MHz,详细给出了VHDL的模块设计方法和仿真波形。(本文来源于《现代电子技术》期刊2007年20期）
全同步数字频率计论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本数字频率计采用以FPGA为核心器件设计。设计的过程用VHDL语言实现测频,测周等模块,用单片机进行显示器等硬件控制,C语言实现其软件控制。对于Quartus II设计工具而言,与Verilog及VHDL的设计流程是完全支持的,Quartus II设计工具内部嵌入了Verilog逻辑综合器,Quartus II最大的优势之一在于能够利用第叁方工具。基于QuartusⅡ的VHDL的设计方法电子系统的设计方法和"自顶向下"与"自底向上"的设计方法。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
全同步数字频率计论文参考文献
[1].季霞.基于FPGA和单片机的全同步数字频率计的实现[J].电子技术与软件工程.2014
[2].季霞,陶忠.基于FPGA和单片机的全同步数字频率计的实现[J].硅谷.2014
[3].徐秀妮.基于VHDL语言的全同步数字频率计的设计与研究[D].长安大学.2011
[4].饶成明,马希直.基于FPGA的多功能全同步数字频率计设计[J].现代电子技术.2010
[5].包本刚,何怡刚,谭永宏.基于FPGA的全同步数字频率计的设计与实现[J].测试技术学报.2008
[6].包本刚.基于FPGA的全同步数字频率计的设计[D].湖南大学.2007
[7].包本刚,何怡刚,朱湘萍.全同步数字频率计的VHDL设计与仿真[J].现代电子技术.2007