导读:本文包含了位逐次逼近式模数转换器论文开题报告文献综述及选题提纲参考文献，主要关键词:A,D转换器,逐次逼近型ADC,阻容混合型DAC,温度码
位逐次逼近式模数转换器论文文献综述
车来晟,唐鹤,高昂,牛胜普[1]（2019）在《一款10位逐次逼近型模数转换器设计》一文中研究指出基于0.18μm CMOS工艺设计一款10位逐次逼近型模数转换器(SAR ADC),采用了阻容混合型的数模转换器(DAC)以实现面积与性能上的折衷,高位采用温度码设计以提高DAC的线性度。采用了失调电压较小的静态比较器结构,通过在DAC和比较器之间加入了高增益的前置放大器来消除比较器失调电压对ADC性能所带来的影响。仿真结果表明:在电源电压为2.8 V、采样速率为116 k S/s、输入信号频率约为57 k Hz、满摆幅为0.8 V的情况下,ADC有效位数(ENOB)达9.99位,信噪失真比(SNDR)为61.9 d B,无杂散动态范围(SFDR)为75.57 d B,总功耗约为1 m W,面积为0.069 mm~2。(本文来源于《电子与封装》期刊2019年07期）
杨姝[2]（2018）在《14位逐次逼近式模数转换器设计》一文中研究指出当今社会,数字信号处理技术正处于快速发展阶段,模数转换器(Analog to Digital Converters,ADC)作为数字信号与模拟二者之间的“桥梁”,也得到了更多的关注与应用。其中,逐次逼近式模数转换器(Successive Approximation Register ADC,SAR ADC)以其突出的能源效率而闻名,随着CMOS工艺技术的逐渐进步,工艺尺寸逐步地缩小,SAR ADC在速度与功耗方面的优势更为显着。SAR ADC已经广泛应用于传感器网络、生物医学定制集成电路、视频和许多生活中常见领域。本篇论文详细地介绍了所设计的SAR ADC的整体架构,并讨论了各个电路模块的设计方法。本论文设计了一款精度为14bit,采样速率为5MSPS的基于电荷重分配原理的分段式SAR ADC。由于SAR ADC的总体电容与ADC分辨率呈指数关系,因此对于更高精度的SAR ADC,电容占用的芯片面积将显着增加,电容加大电路速度降低。因此,对于高精度模数转换器,通常采用较大的采样电容,占用较大的芯片面积致使芯片成本增加。对于高精度SAR ADC的设计,单位电容失配及动态比较器噪声等因素都将对SAR ADC的性能造成显着的影响。因此在本论文所述的设计中SAR ADC采用了基于电荷重分配原理的分段式电容阵列架构,相比于传统二进制电容阵列的SAR ADC而言,分段式电容阵列架构所需的电容总容值更小,同时为对单位电容失配、DAC电压的不完全建立及因比较器噪声导致的错误比较等因素引起的ADC性能下降,在分段式电容阵列中引入了冗余电容设计。本设计采用的是0.18μm 1P4M CMOS工艺,整体芯片面积为500μm×500μm。在1.8V电源电压下,ADC整体功耗为1.19mW。对SAR ADC的整体版图提取了寄生参数,当采样时钟信号频率为5 MSPS,输入信号频率为2.43652 MHz时,整体电路的仿真结果为:有效位数(Effective Number Of Bits,ENOB)为13.65bit,信噪失真比(Signalto-Noise and Distortion Ratio,SNDR)为84.0dB,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为88.2d B。(本文来源于《吉林大学》期刊2018-06-01）
管锐[3]（2018）在《超低功耗16位逐次逼近式模数转换器的研究与实现》一文中研究指出模数转换器已经成为现代电子系统中至关重要的模块,它将现实世界中连续的模拟信号转换为离散的数字信号,以便让数字信号处理系统可以高效地处理和分析数据。近年来,随着通信技术、云计算、大数据和医疗电子等技术的快速发展,模数转换器的需求越来越大,并且所需满足性能指标也越来越高。低功耗、低成本自始至终都是集成电路设计的热点和难点。本文围绕超低功耗、高精度逐次逼近式模数转换器中几个关键模块研究展开。包括电容式数模转换器失配校准、逐次逼近逻辑数字延迟的优化和低噪声比较器的设计等研究方向去进行,提出了或改进了用于逐次逼近式模数转换器中的降低功耗、提高精度和提升速度的技术手段。论文提出了一种新颖的电容式数模转换器失配数字域前台校准算法,并流片测试验证了该算法在低功耗、高精度逐次逼近式模数转换器中的有效性。主要工作和研究成果简述如下:论文在对现有逐次逼近式模数转换器中电容式数模转换器失配校准技术的分析与总结的基础之上,提出一种数字域前台校准算法。该算法结合冗余位电容和电容式数模转换器自身低位电容测量电容所对应的误差电压。在数字域,根据所测量的电容误差对权重进行校准。本文提出的算法具有无需使用额外电容式数模转换器和面积小的优点。针对高精度逐次逼近式模数转换器中功耗和噪声问题,采用了悬空电容式数模转换器架构。它使得逐次逼近式模数转换器的核心电源电压维持在正常电压的情况下,可以量化更大的输入信号电压范围,从而增加噪声裕度,降低整体功耗。对于本文中的设计,相比直接采用高电源电压供电方式,该架构能降低逐次逼近式模数转换器34.2%功耗。论文针对悬空电容式数模转换器带来的失调电压过大问题,提出了一种改进的悬空电容式数模转换器架构。针对高精度逐次逼近式模数转换器中电容式数模转换器的共模电压的功耗问题,提出了一种无共模电压驱动器技术。它利用电容式数模转换器本身以及电源得到共模电压,从而去掉共模电压电路,能够降低整体功耗6%。该技术可应用到悬空电容式数模转换器架构中。对此电容式数模转换器架构进一步分析,发现有额外的失调误差和增益误差的问题。针对这一问题,论文对所提出的校准算法做了改进。针对逐次逼近逻辑延迟的问题,研究了开窗式异步逐次逼近逻辑。在此基础之上,提出了一种改进的结构,避免了开窗式异步逐次逼近逻辑中由于锁存器失调电压带来的误判。此外,论文针对高精度逐次逼近式模数转换器中比较器的噪声、失调和功耗进行分析。在降低噪声的问题上,降低比较器预放大器带宽与提高跨导等效。最后,采用0.18μm CMOS工艺设计和实现了精度为16 bit、采样率为1 MS/s的逐次逼近式模数转换器,芯片面积约为1.58 mm×1.6 mm。流片测试结果显示:芯片功耗为6.75 mW。其静态参数DNL和INL分别为-0.86/+0.97 LSB和-1.74/+2.46 LSB。其动态性能为,当输入满摆幅的10 kHz信号时,SFDR达到94.33 dB,SNDR分别为86.16dB。FoM_S和FoM_W分别为164.9 dB和0.41 pJ/conv.-step。测试结果显示,在相近采样率的16 bit模数转换器中,该芯片处于国际上先进和国内领先的地位。(本文来源于《上海交通大学》期刊2018-04-01）
[4]（2016）在《Linear高精度32位逐次逼近寄存器型模数转换器LTC2508-32》一文中研究指出凌力尔特公司(Linear Technology Corporation)推出高精度32位逐次逼近寄存器(SAR)型模数转换器(ADC)LTC2508-32。许多高性能应用(包括数据采集、工业控制和医疗仪表)均要求准确度和速度。这通常是通过在同一个系统中采用一个高分辨率ΔΣADC和一个高速SAR ADC来实现。LTC2508-32通过同时提供一个32位低噪声数字滤波输出和一个14位1Msps无延迟输出简化了此类混合ADC系统设计。由于这些输出是从单个32位SAR ADC内核产生,因此高准确度和高(本文来源于《世界电子元器件》期刊2016年07期）
邹佳,李开航,王日炎[5]（2016）在《六位逐次逼近型模数转换器的设计》一文中研究指出为满足北斗多模导航SOC对中等精度、低功耗ADC的需求,本文基于Smic40工艺对六位全差分SARADC的主要功能模块进行了设计,比较器部分采用Latch结构降低功耗,通过增加前置运放减小失调电压。采用电荷重分布DAC降低了电容匹配性要求,减小了非线性误差。驱动Buffer采用折迭式共源共栅栅压浮动AB类运放,降低了整体的功耗。通过手动搭建整个逻辑控制电路,更加深刻的理解了整个系统的逻辑控制要求。(本文来源于《电子世界》期刊2016年06期）
周晗[6]（2016）在《一种12位逐次逼近模数转换器的研究与设计》一文中研究指出为了监控、记录、判定和控制现实世界的过程而获取和发送现实世界的信号是专用集成电路设计关注的核心价值,模数转换器(Analog to Digital Converter,ADC)在一定的采样率下将输入信号量化到一定的精度,是系统芯片(System-on-Chip,SoC)中不可或缺的一部分。逐次逼近型(Successive Approximation Register,SAR)ADC以其低功耗、中高精度和低成本的优势得到了越来越广泛的应用,并且正向着更高性能、集成更多功能的方向发展。如何提高速度和精度,降低功耗是近来研究关注的方向。本文采用自顶向下的设计方法,研究并实现了一款应用于SoC的12位0.83 MS/s SAR ADC,研究的重点在于精度的提高。设计基于SMIC 0.13μm CMOS工艺,电源电压为3.3 V。采用全差分阻容混合的拆分阵列数模转换器(Digital to Analog Converter,DAC)来提高精度、减小版图面积,提出精确的布局布线设计方法来实现电容阵列的高精度匹配。本文详细分析了DAC中存在的误差,研究了减小误差的校正技术并进行了设计验证。比较器采用预放大锁存结构,在分析各级电路失调的基础上,利用电容失调存储技术对比较器进行了失调校正。数字控制逻辑基于无冗余的逐次逼近寄存器,在减小误码率的同时优化了面积,并通过省电模式降低SoC的功耗。测试结果显示,当采样率为0.83 MS/s,输入信号频率接近奈奎斯特频率时,该ADC的有效位数达到9.711位,在同类的无校正转换器中精度较高。数据转换延时约24个时钟周期,功耗为3.2 mW。ADC采样率从0.104 MS/s到1.07 MS/s变化时,有效位数维持在9.7位以上。采用该转换器在保证信号完整性的同时对提高系统集成度,降低成本有着重要的意义。(本文来源于《北京理工大学》期刊2016-01-01）
居水荣,魏天尧,朱樟明[7]（2015）在《12位逐次逼近模数转换器关键设计技术研究》一文中研究指出采用逐次逼近方式设计了一个12 bit的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,精确设计了该ADC的采样保持和高精度比较器的电路结构以及版图。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为72 d B,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6 LSB、积分非线性误差INL只有0.63 LSB。整个ADC性能达到设计要求。(本文来源于《电子器件》期刊2015年05期）
梅逢城,贺林,吕伟,林福江[8]（2015）在《一种高速低功耗10位逐次逼近模数转换器设计》一文中研究指出通过分析并优化逐次逼近模数转换器(SAR ADC)的工作时序,设计并实现了一种高速、低功耗、具有误差补偿的10位100 MS/s A/D转换器。该芯片采用TSMC 0.13μm CMOS工艺进行设计。后仿真结果表明,在1.2V电源电压、20.3125MHz输入信号频率、100MHz采样频率下,模数转换器的无杂散动态范围(SFDR)为68.1dB,有效位数(ENOB)达到9.41位,整体功耗为0.865mW,FoM值为15fJ/conv。芯片核心电路面积为(0.02×0.02)mm2。(本文来源于《微电子学》期刊2015年02期）
张鸿,张牡丹,张杰,赵阳,张瑞智[9]（2015）在《用于植入式医疗装置的逐次逼近式模数转换器》一文中研究指出针对植入式医疗装置对模数转换器(ADC)的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器(SAR-ADC)。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和分段温度计编码的高线性度优势。共模恒定型控制方式具有极低的动态功耗。采用HHNEC 0.35μm CMOS工艺完成了10位共模恒定型分段混合编码SAR-ADC的电路和版图设计。后仿真结果表明:所设计的SARADC的电源电压范围为1.8~3V;在采样率为103 s-1的条件下,其有效位数为9.4位;整个SARADC所消耗的电流仅为60nA,在同等工艺条件下具有更低的功耗;所设计的转换器能够满足心脏起搏器等植入式医疗装置的需求。(本文来源于《西安交通大学学报》期刊2015年02期）
张泽鹏[10]（2014）在《应用于数码产品的10位逐次逼近型模数转换器的研究与设计》一文中研究指出最近几年,数码相机、扫描仪、摄像机、手机、笔记本电脑、无线路由器、数字电视机顶盒等数码产品在人类生活中得到了广泛应用。人们对每一次更新换代的数码产品的期待也越来越高。在数码产品中,模数转换器充当着连接模拟信号和数字信号的桥梁角色,是数码产品中的关键电路。逐次逼近型模数转换器具有低功耗、小面积的特点。其内部主要包括采样保持模块、数模转换器、比较器和逐次逼近逻辑电路等4个核心模块。随着这些年工艺尺寸的不断降低,逐次逼近型模数转换器的采样速度有了很大的提高。因此将逐次逼近型模数转换器应用到数码产品当中,将具有巨大的商业价值。本论文设计了一个可以应用于数码产品中的逐次逼近型模数转换器。这款芯片的工作电压为1.8V,分辨率为10bits,采样频率可以达到10MSPS。在其内部采用set-and-down的电容阵列开关方式,节省了面积,提高了转换速度,降低了功耗。采样保持电路是在逐次逼近型模数转换器中与模拟信号连接的接口电路。本论文采用电压自举开关作为采样保持电路的采样开关,提高了该电路的线性度。采用上极板采样技术,提高了采样保持电路的采样速度。在逐次逼近型模数转换器中,数模转换器的主要功能是提供用于信号量化的参考电压。本论文采用电荷型的数模转换器,降低了整体电路的功耗。数模转换器中的电容与采样保持电路中的采样电容进行了复用,节省了芯片的面积。在数模转换器的版图设计中,通过部分共轴的电容阵列版图布局策略,减小了电容的失配和内部连线寄生电容所带来的影响。在逐次逼近型模数转换器中,比较器的主要功能是对模拟信号进行量化。本论文采用一种改进的比较器结构,降低了功耗和输入失调电压,提高了比较的速度。通过精细的调整比较器内部器件的尺寸,降低了Kick-back噪声对比较器两输入端口信号的影响。本论文基于Global Foundries 0.18μm CMOS工艺模型,采用Cadence软件对所设计的电路进行了仿真测试。仿真结果表明,本论文所设计的逐次逼近型模数转换器的信噪失真比可以达到59.04dB,有效位数达到品质因数可9.51bits,以达到142fJ/conv-step,基本达到设计要求,可以满足数码产品的应用需求。(本文来源于《福州大学》期刊2014-06-01）
位逐次逼近式模数转换器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
当今社会,数字信号处理技术正处于快速发展阶段,模数转换器(Analog to Digital Converters,ADC)作为数字信号与模拟二者之间的“桥梁”,也得到了更多的关注与应用。其中,逐次逼近式模数转换器(Successive Approximation Register ADC,SAR ADC)以其突出的能源效率而闻名,随着CMOS工艺技术的逐渐进步,工艺尺寸逐步地缩小,SAR ADC在速度与功耗方面的优势更为显着。SAR ADC已经广泛应用于传感器网络、生物医学定制集成电路、视频和许多生活中常见领域。本篇论文详细地介绍了所设计的SAR ADC的整体架构,并讨论了各个电路模块的设计方法。本论文设计了一款精度为14bit,采样速率为5MSPS的基于电荷重分配原理的分段式SAR ADC。由于SAR ADC的总体电容与ADC分辨率呈指数关系,因此对于更高精度的SAR ADC,电容占用的芯片面积将显着增加,电容加大电路速度降低。因此,对于高精度模数转换器,通常采用较大的采样电容,占用较大的芯片面积致使芯片成本增加。对于高精度SAR ADC的设计,单位电容失配及动态比较器噪声等因素都将对SAR ADC的性能造成显着的影响。因此在本论文所述的设计中SAR ADC采用了基于电荷重分配原理的分段式电容阵列架构,相比于传统二进制电容阵列的SAR ADC而言,分段式电容阵列架构所需的电容总容值更小,同时为对单位电容失配、DAC电压的不完全建立及因比较器噪声导致的错误比较等因素引起的ADC性能下降,在分段式电容阵列中引入了冗余电容设计。本设计采用的是0.18μm 1P4M CMOS工艺,整体芯片面积为500μm×500μm。在1.8V电源电压下,ADC整体功耗为1.19mW。对SAR ADC的整体版图提取了寄生参数,当采样时钟信号频率为5 MSPS,输入信号频率为2.43652 MHz时,整体电路的仿真结果为:有效位数(Effective Number Of Bits,ENOB)为13.65bit,信噪失真比(Signalto-Noise and Distortion Ratio,SNDR)为84.0dB,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为88.2d B。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
位逐次逼近式模数转换器论文参考文献
[1].车来晟,唐鹤,高昂,牛胜普.一款10位逐次逼近型模数转换器设计[J].电子与封装.2019
[2].杨姝.14位逐次逼近式模数转换器设计[D].吉林大学.2018
[3].管锐.超低功耗16位逐次逼近式模数转换器的研究与实现[D].上海交通大学.2018
[4]..Linear高精度32位逐次逼近寄存器型模数转换器LTC2508-32[J].世界电子元器件.2016
[5].邹佳,李开航,王日炎.六位逐次逼近型模数转换器的设计[J].电子世界.2016
[6].周晗.一种12位逐次逼近模数转换器的研究与设计[D].北京理工大学.2016
[7].居水荣,魏天尧,朱樟明.12位逐次逼近模数转换器关键设计技术研究[J].电子器件.2015
[8].梅逢城,贺林,吕伟,林福江.一种高速低功耗10位逐次逼近模数转换器设计[J].微电子学.2015
[9].张鸿,张牡丹,张杰,赵阳,张瑞智.用于植入式医疗装置的逐次逼近式模数转换器[J].西安交通大学学报.2015
[10].张泽鹏.应用于数码产品的10位逐次逼近型模数转换器的研究与设计[D].福州大学.2014