导读:本文包含了混合浮点论文开题报告文献综述及选题提纲参考文献，主要关键词:运算单元,SystemVerilog,验证平台,IBM浮点测试包
混合浮点论文文献综述
戴程,李涛,何星宏[1]（2019）在《浮点整数混合运算单元验证平台的实现》一文中研究指出论文设计了基于SystemVerilog语言的验证平台来完成浮点整数混合运算单元的功能验证。整个平台包含2个要点:一个是使用IBM实验室开发的浮点测试包进行平台校准测试;另一个是针对每种数据类型的若干测试情况都构建一条独立完整的验证通道,从而使得平台的可重用性及可移植行得到了极大地提升。最后在Covergroup(覆盖组)较为完备的情况下功能覆盖率达到100%,实现了对设计功能的可靠验证。此外拓展定向测试用于问题的自动化重现,从而达到问题的快速定位与分析。(本文来源于《计算机与数字工程》期刊2019年08期）
何星宏,阴亚芳,戴程[2]（2018）在《浮点及整数混合运算器的设计与实现》一文中研究指出针对现行普遍的浮点运算器耗费面积较大,功能实现结构松散的问题,设计实现一款浮点及整数混合运算器(Mixture-Arithmetic Logic Unit,M-ALU).该运算器基于基4算法华莱士树型结构,并尝试一种新的阶码对齐方法,合并整数运算与浮点运算处理逻辑.在叁级流水线结构下可准确完成单精度浮点数,扩展精度浮点数以及整数基本运算.采用基于synopsys提供的Design Compler综合工具在SMIC 65nm工艺库下完成综合,达到500MHz主频.(本文来源于《微电子学与计算机》期刊2018年02期）
洪琪,何敏,范继聪,袁粲[3]（2014）在《可重构浮点混合/连续乘-加器的设计与实现》一文中研究指出浮点连续乘-加、混合乘-加和叁操作数加等浮点算术运算在科学计算领域中应用越来越频繁,为设计一款支持浮点连续乘-加、混合乘-加和叁操作数加的多功能浮点运算单元,提出一种可重构浮点混合/连续乘-加器,通过对控制位的配置可以实现多种浮点数据操作。该乘-加器采用8级流水线,可以实现单周期的浮点乘累加,大幅提高数据处理吞吐量,同时支持叁操作数加和两操作数和的累加。在Modelsim SE6.6f中对该设计进行仿真验证,结果表明其能够在Xilinx Virtex-6 FPGA上实现,资源消耗2 631个LUT,频率可达250 MHz,结果证明该浮点混合/连续乘-加器具有较大的使用价值。(本文来源于《计算机工程》期刊2014年07期）
薄一帆[4]（2014）在《高能效混合浮点FFT硬件加速器架构与VLSI实现研究》一文中研究指出快速傅里叶变换(FFT)是数字信号处理中最常用的算法之一。它始终是数字信号处理领域的研究热点。如今,FFT是很多新兴应用中的关键处理模块,如基于正交频分复用(OFDM)的手持移动通信系统和生物医疗电子信号处理平台。这些应用有一个显着的共同点,那就是它们要求整个系统的功耗极低,以延长产品的使用周期。同时,它们也要求系统具备良好的适应性,在面对不同信号输入时,都能给出理想的处理结果。因此,FFT硬件加速器必需在保证一定量化信噪比(SQNR)输出的前提下做到高能效、低成本和高灵活性的实现。针对上述要求,本文从算法和电路层面优化设计实现FFT硬件加速器。在算法方面,本文总结了FFT硬件实现中常用的数据表示格式,包括定点格式、浮点格式和基于定点缩放的方法。在这些格式的基础上,本文提出了动态偏置调节的混合浮点方法。该方法采用浮点格式的指数域和定点格式的小数域,并使复数的实部和虚部共享一个指数域。这样可以在保证数据精度的前提下,减少硬件实现的成本和功耗。此外,动态偏置调节的方法可以根据输入信号的不同在运算过程中动态调整数据表示范围,从而提高整体SQNR。这种机制保证了FFT硬件加速器的灵活性和高精度输出。因此,采用动态偏置调节的混合浮点方法的FFT硬件加速器能够以较小数据位宽获得较高SQNR,从而达到降低功耗和成本的目标。在电路层面,本文实现的FFT硬件加速器采用单存储器架构以降低硬件的开销。在数据通路的实现中,本文采用多种方法来降低功耗和提高SQNR。第一,本文分析并减少蝶形运算中所需的浮点归一化操作,由原来的15个操作降低到4个操作。第二,本文分析并缩短蝶形运算中所需的数据处理位宽,在小数位宽为9时,可以使中间处理位宽节省多达6比特。第叁,本文采用Trounding的数据舍去策略,尽可能地降低量化误差而不增加过多的硬件开销。此外,本文最后着眼于基于低电压存储器的FFT硬件加速器设计。首先概述存储器故障的种类和产生原因。然后描述了一定电压下存储器故障率的分析仿真方法。之后,给出具体故障率与电压和电路频率之间的关系。并根据这个对应关系分析出一定存储器电压下FFT硬件加速器的SQNR以及该情况下的功耗收益。本文提出的FFT硬件加速器能够计算64-8192点的变换。当数据位宽为3+2*9比特,存储器电压为0.7V,使用SMIC 65nm工艺时,FFT硬件加速器工作在400MHz,面积为0.482mm2,功耗为35.3mW。64点和8192点对应的SQNR分别为41.6 dB和35.8 dB。(本文来源于《复旦大学》期刊2014-04-12）
陈坤,唐小琦,宋宝[5]（2013）在《基于FPGA的浮点与整型数据混合运算实现》一文中研究指出通过研究基于IEEE 754标准的浮点数的存储格式,提出了一种基于FPGA的单精度浮点数和32位整型数据混合运算的算法。在基于FPGA的硬件平台上,实现了单精度浮点数和整形数据之间的相互转换进行混合运算,解决了浮点数在运算过程中消耗资源过多、运算速度慢等问题。经过在线仿真和在一种叁次样条插补算法中下载验证,该设计的转换时间可达10-2μs量级,具有较高的实时性和可靠性,可有效地提高数字信号处理速度和降低消耗资源。(本文来源于《组合机床与自动化加工技术》期刊2013年12期）
刘峰[6]（2010）在《浮点乘加中混合算术加法可信性增强关键技术的研究》一文中研究指出系统可信性是在正确性、可靠性、安全性、可维护性等众多概念的基础上发展起来的一个新概念。一般认为,系统具有高可信性是指系统的动态行为及其结果总是符合人们的预期,系统在受到诸如操作错误、环境变化、外部攻击等干扰时仍能成功地向用户提供连续的服务。工业界和学术界逐步认识到可信性已经成为信息系统的内在固有属性。然而,可信性不是安全性、可靠性等诸多属性的简单迭加。传统衡量系统质量的各个属性是从不同的视角定义的,它们之间存在相互关联和影响,将它们综合起来作为可信性的解释并不合理。目前,学者们仍不断尝试从各个角度、多种层次去诠释系统可信性,并以此为指导发展系统可信性增强技术。系统可信性研究范围非常广泛,涉及计算机系统的各个领域。小到简单的硬件模块,大到复杂的分布式网络系统都存在可信性问题。系统可信性研究既要对多个领域的共性问题进行理论探讨,也要针对具体应用领域的特点进行技术创新。本文在研究系统可信性一般性问题的基础上,着重对计算机算术领域混合算术加法中的可信性问题及其相应的可信性增强技术进行了研究和探索,希望对提高微处理器计算部件的设计水平有所帮助。本文在社会学、心理学等领域提出的信任模型和计算机领域现有的系统可信性模型的基础上,描述了一个通用的信任模型,并以该通用信任模型为基础,提出了一个新的系统可信性模型。本文提出的系统可信性模型总结了可信性的特点和主要研究内容,阐述了提高系统可信性的主要方法和途径。以提出的系统可信性模型为指导,本文着重研究了浮点乘加部件中混合算术加法的可信性问题,并以IBM POWER6微处理器中128位循环进位混合加法器为应用实例研究了算术加法可信性增强的关键技术,它们包括:硬件部件功能正确性分析和证明,硬件部件非功能属性(如功耗等)的评估与优化以及硬件系统高层次建模与模型转换等。针对算术加法部件的功能正确性,本文提出了基于半群理论的算术加法形式化分析和证明方法。本文首先基于半群理论和归纳法形式化地描述和证明了行波进位、超前进位、并行前缀等较基本的算术加法算法的正确性。以此为基础,本文提出了一种通用选择进位/并行前缀混合算术加法的系统结构,并分析和证明了该系统结构的正确性。然后,融合上述加法算法,本文提出了一种通用循环进位/并行前缀混合算术加法的系统结构,并分析和证明了该系统结构的正确性。本文的工作确保了遵从该通用循环进位/并行前缀混合加法系统结构而设计的加法器在算法层次的正确性。IBM POWER6 128位循环进位加法器是该通用系统结构的具体实例,因此其正确性也很容易得到了验证。针对算术加法部件功耗等非功能属性,本文提出了基于面向方面的硬件设计空间搜索方法,在设计早期就对硬件系统的功能和非功能属性进行分析和评估,提高了搜索满足多个约束条件的优化设计方案的效率。IBM POWER6循环进位加法器作为示例说明了该方法的有效性。此外,本文提出了基于模型驱动开发和面向服务建模的硬件高层次建模与设计方法。该方法通过提高系统设计描述的抽象层次和模型自动转换来提高系统开发的效率并增强系统设计的可信性。IBM POWER6的循环进位加法器同样作为示例验证了该方法的有效性。最后,本文还讨论了基于UML的高层次面向方面的硬件系统建模方法。(本文来源于《国防科学技术大学》期刊2010-04-01）
王遵立,陈宇,毕淑艳,金圣经[7]（1999）在《浮点多字节混合扫描快速开平方运算》一文中研究指出将扫描的方法引入到微型机上的浮点快速多字节开平方运算中，针对代表目前快速浮点多字节开平方的新运算方法——相对移位法作了进一步的研究，提出了一种新的混合扫描运算方法，使浮点多字节开平方的运算在保持原来精度高、使用方便的特点基础上，运算时间明显缩短。(本文来源于《数据采集与处理》期刊1999年02期）
混合浮点论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对现行普遍的浮点运算器耗费面积较大,功能实现结构松散的问题,设计实现一款浮点及整数混合运算器(Mixture-Arithmetic Logic Unit,M-ALU).该运算器基于基4算法华莱士树型结构,并尝试一种新的阶码对齐方法,合并整数运算与浮点运算处理逻辑.在叁级流水线结构下可准确完成单精度浮点数,扩展精度浮点数以及整数基本运算.采用基于synopsys提供的Design Compler综合工具在SMIC 65nm工艺库下完成综合,达到500MHz主频.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
混合浮点论文参考文献
[1].戴程,李涛,何星宏.浮点整数混合运算单元验证平台的实现[J].计算机与数字工程.2019
[2].何星宏,阴亚芳,戴程.浮点及整数混合运算器的设计与实现[J].微电子学与计算机.2018
[3].洪琪,何敏,范继聪,袁粲.可重构浮点混合/连续乘-加器的设计与实现[J].计算机工程.2014
[4].薄一帆.高能效混合浮点FFT硬件加速器架构与VLSI实现研究[D].复旦大学.2014
[5].陈坤,唐小琦,宋宝.基于FPGA的浮点与整型数据混合运算实现[J].组合机床与自动化加工技术.2013
[6].刘峰.浮点乘加中混合算术加法可信性增强关键技术的研究[D].国防科学技术大学.2010
[7].王遵立,陈宇,毕淑艳,金圣经.浮点多字节混合扫描快速开平方运算[J].数据采集与处理.1999
标签：运算单元; SystemVerilog; 验证平台; IBM浮点测试包;