导读:本文包含了钟控比较器论文开题报告文献综述及选题提纲参考文献，主要关键词:高速比较器,高精度比较器,钟控比较器,正反馈
钟控比较器论文文献综述
李丹,辛晓宁[1]（2010）在《高速高精度钟控比较器的设计》一文中研究指出为满足10位高分辨率A/D转换器的需要,设计了一种高速高精度钟控电压比较器,着重对其速度和回馈噪声进行了分析与优化。该比较器采用前置预放大器结构实现了高比较精度,利用两级正反馈环路结构的比较锁存器提高了比较器的速度,隔离技术和互补技术的应用实现了低回馈噪声。基于TSMC 0.18μm CMOS标准工艺,用Ca-dence Spectre模拟器进行仿真验证,结果表明比较器的工作频率可达300 MHz,LSB(Least Significant Bit)为±1 mV,传输延时为360 ps,功耗为2.6 mW,可达到10位的比较精度。该电路可适用于高速高精度模数转换器与模拟IP核的设计。(本文来源于《电子设计工程》期刊2010年10期）
段吉海,覃宇飞,潘磊[2]（2010）在《高速CMOS钟控比较器的设计》一文中研究指出基于预放大锁存理论,设计了一种高速钟控比较器,它包括叁个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。(本文来源于《电子器件》期刊2010年02期）
李亮,臧佳锋,徐振,韩郑生,钟传杰[3]（2008）在《高速低功耗钟控比较器的设计》一文中研究指出在分析各种比较器的基础上,设计了一种高速低功耗的钟控比较器,着重优化了比较器的速度和功耗。在SMIC0.35μmn阱CMOS工艺条件下,采用Cadence Spectre对电路进行了模拟。结果表明,比较器的最高工作频率为200 MHz,精度为0.3 mV,在3.3 V的电源电压下,功耗仅为0.4 mW。(本文来源于《半导体技术》期刊2008年01期）
钟控比较器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
基于预放大锁存理论,设计了一种高速钟控比较器,它包括叁个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
钟控比较器论文参考文献
[1].李丹,辛晓宁.高速高精度钟控比较器的设计[J].电子设计工程.2010
[2].段吉海,覃宇飞,潘磊.高速CMOS钟控比较器的设计[J].电子器件.2010
[3].李亮,臧佳锋,徐振,韩郑生,钟传杰.高速低功耗钟控比较器的设计[J].半导体技术.2008