导读:本文包含了低功耗集成电路论文开题报告文献综述及选题提纲参考文献，主要关键词:超低功耗,集成电路技术,分析
低功耗集成电路论文文献综述
朱瑞[1]（2019）在《关于超低功耗集成电路技术的分析》一文中研究指出纳米级集成电路以摩尔定律为基础发展,目前对于集成电路发展造成制约的主要是超高功耗问题,是限制微电子技术进步的时代性问题。基于此,本文主要分析超低功耗集成电路的重要性,探究其概念,在此基础上分析超低功耗集成电路技术中材料、技术、器件等应用,旨在达到预期效果,促进微电子领域的进一步发展。(本文来源于《仪器仪表用户》期刊2019年09期）
党红云[2]（2019）在《关于超低功耗集成电路技术的分析》一文中研究指出本文以集成电路的特点与功耗情况为研究的出发点,简要介绍了超低集成电路的含义,欲通过优化与完善集成电路设计,达到对超低功耗集成电路原理进行探究与分析的目的。同时,阐述了超低功耗的未来发展方向,该电路技术对各类电子设备的发展与运用具有重要的作用。(本文来源于《河南科技》期刊2019年20期）
黄劲风[3]（2019）在《超低功耗集成电路技术》一文中研究指出本文以超低功耗集成电路技术为研究具有重要的现实意义。文章首先阐述了超低耗集成电路的概念,并对超低耗集成电路设计原理以及超低功耗集成电路的工艺及器件结构进行了详细分析,最后结合当下超低耗集成电路的发展现状探讨了集成电路未来的发展趋势,以期为超低耗集成电路技术的发展提供参考。(本文来源于《电子技术与软件工程》期刊2019年05期）
黄莹[4]（2018）在《基于16nm工艺集成电路低功耗物理设计技术研究》一文中研究指出纵观半导体发展历史,摩尔定律不断推动着集成电路制造工艺、设计方法学和EDA工具的发展。随着集成电路集成度提高,芯片设计者不再只考虑面积和性能的约束,功耗的影响也变得不可忽视,低功耗设计方法开始广泛应用在对功耗有高要求的芯片上。由于芯片供电网络上存在电压降,电压降会增加标准单元延时,导致芯片的时序难收敛,所以电压降已经成为芯片后端设计人员必须解决的问题。本文基于Cadence后端设计工具Innovus,采用UPF功耗约束文件,结合16nm多阈值电压工艺库完成多核处理器芯片中Core模块物理设计。此款处理器芯片总共有4个Core模块,每个Core模块要求能独立关断,所以将CPU划分为5个电源域,每个Core模块都独立作为一个电源域。芯片整体采用多电源多电压技术,每个Core模块工作电压为0.72V,Core模块外的电源域工作电压为0.5V。本设计以控制合理的电压降为目标,采用电源关断技术实现Core模块空闲时能切断电源域供电的功能,达到降低芯片整体的静态功耗的目的。根据电源关断技术设计理论,在物理设计布局规划阶段成功地添加电源开关到Core模块内部,并提出两种电源开关的分布方案,设计模块供电网络系统,包括不可掉电的供电线VDD_CPU、可关断的供电线VVDD_CPU和地线VSS。为了保证合理的IR Drop,设计调试供电线和地线在每层金属层中的线宽和线间距。然后基于不同电源开关分布,完成后端设计流程,包括:布局、时钟树综合、时序优化和绕线等,总结分析模块物理设计中的要点。最后对模块进行IR Drop和电迁移效应仿真分析,对比不同电源开关分布对IR Drop和电迁移效应的影响,以及分析不同电源开关信号控制链对峰值电流的影响。仿真结果表明,本论文Core模块物理设计采用交错式电源开关分布电压降结果优于对齐式电源开关分布的电压降结果。其中布局阶段的早期IR Drop结果有5%的优化,在签核阶段IR Drop有6%左右的优化。由于IR Drop结果更好,交错式电源开关分布的时序结果整体有10%的优化,更加有利于收敛时序。(本文来源于《西安电子科技大学》期刊2018-06-01）
胡玉松[5]（2018）在《低功耗集成电路技术分析》一文中研究指出科学技术的飞速发展推动着电子科技的创新与优化,而集成电路是电子科技领域的一门重要技术,有着突出的运算以及信息处理能力。但是集成电路所承担的运算强度、速度等都在迅猛提升,因此加大了集成电路的功耗,也为集成电路设计提出了更高的要求。为了设计出低功耗以及性能存在保障的集成电路,必须运用先进的低功耗集成电路技术,需要在技术运用当中进行不断创新,努力突破技术难题。(本文来源于《中国新通信》期刊2018年06期）
许可敬[6]（2018）在《浅析超低功耗集成电路技术》一文中研究指出集成电路是一种微型电子器件和部件,并且在集成电路技术不断发展的过程中,遵循摩尔定律,逐渐将纳米技术应用到其中,其主要的目的就是实现超低功耗集成电路技术,对其相关行业的发展也是非常有力度。(本文来源于《科技资讯》期刊2018年02期）
包志家[7]（2017）在《大规模集成电路低功耗技术分析》一文中研究指出低功耗需求带来的挑战在大规模集成电路的设计工作中越来越严峻,低功耗技术体现在电路设计的各个层级,从软件级的调度分配到底层硬件逻辑门的状态变化。本文详细分析了电路设计过程中功耗的分类和来源,并找出不同功耗的关键影响因素。从电子设计高层次综合角度分析了各个层次中低功耗设计理念,最后给出了针对不同功耗类型的具体优化方案。(本文来源于《数字通信世界》期刊2017年12期）
刘斌垚[8]（2017）在《集成电路低功耗设计方法》一文中研究指出信息化的社会发展无法离开电子产品的不断进步,而其对其低功耗的设计要求正在不断增强。但当前电子产品的功能质量在提高的同时,其功耗设计却没能跟上设计的要求,一直处于上升趋势,这将对电子产品性能的提高产生一定的影响。一款经久耐用、性能强的电子产品必须具备水平相当的低功耗设计方式。本文主要探讨了集成电路的低功耗设计方法,以作为相关参考。(本文来源于《电子测试》期刊2017年22期）
黄晗[9]（2016）在《超低功耗集成电路技术综述》一文中研究指出纳米级别的集成电路技术是按照摩尔定律发展起来的,目前制约集成电路发展的问题便是问题日益突出的高功耗问题,"功耗限制"已经是限制微电子技术进步的一大时代性问题。其核心是集成电路设计和制造中的功耗问题,超低功耗俨然驱动着未来缩小元器件尺寸、提高集成密度的发展,因此需要优化电气元件、电路系统的功耗,是一项综合的低功耗集成电路研究工程。本文将探讨超低功耗集成电路结构、工艺和设计技术,分析影响集成电路功耗的各个方面。(本文来源于《科技展望》期刊2016年30期）
张明文[10]（2016）在《新形势下超低功耗集成电路技术研究》一文中研究指出新形势下,各类高新信息产业的发展均需要集成电路的支持,在集成电路功能、荷载允许的基础上实现产品创新。因此有必要大力发展集成电路产业,研究更高水平的集成电路技术,其中研发的突破口主要是这几方面,芯片尺寸、运行速度、功率消耗等,随着科技的发展以及行业之间竞争力度的不断增大,使得对集成电路的功耗要求逐渐严格,因此,新形势下超低功耗的技术开发成为发展主流。(本文来源于《电子制作》期刊2016年18期）
低功耗集成电路论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文以集成电路的特点与功耗情况为研究的出发点,简要介绍了超低集成电路的含义,欲通过优化与完善集成电路设计,达到对超低功耗集成电路原理进行探究与分析的目的。同时,阐述了超低功耗的未来发展方向,该电路技术对各类电子设备的发展与运用具有重要的作用。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
低功耗集成电路论文参考文献
[1].朱瑞.关于超低功耗集成电路技术的分析[J].仪器仪表用户.2019
[2].党红云.关于超低功耗集成电路技术的分析[J].河南科技.2019
[3].黄劲风.超低功耗集成电路技术[J].电子技术与软件工程.2019
[4].黄莹.基于16nm工艺集成电路低功耗物理设计技术研究[D].西安电子科技大学.2018
[5].胡玉松.低功耗集成电路技术分析[J].中国新通信.2018
[6].许可敬.浅析超低功耗集成电路技术[J].科技资讯.2018
[7].包志家.大规模集成电路低功耗技术分析[J].数字通信世界.2017
[8].刘斌垚.集成电路低功耗设计方法[J].电子测试.2017
[9].黄晗.超低功耗集成电路技术综述[J].科技展望.2016
[10].张明文.新形势下超低功耗集成电路技术研究[J].电子制作.2016