导读:本文包含了数据分接论文开题报告文献综述及选题提纲参考文献，主要关键词:CCSDS,高速,可配置,分接
数据分接论文文献综述
罗学平[1]（2007）在《基于CCSDS的可配置高速数据分接技术研究》一文中研究指出随着空间科学的不断发展,空间数据传输系统中音、视频数据以及大量科学实验数据的传输变得越来越重要。在空间飞行器采用CCSDS AOS标准对多路语音、图像、实验数据进行信道复用传输的情况下,本课题中开展了对高速CADU复帧数据进行处理以达到按照所属信道分路输出的工作,解决了在不同业务级别数据的信道复用传输中,接收端可以对CADU复帧进行分接输出的问题。本文根据飞行器高速通信处理器地面检测仪下行检测设备的设计任务要求,开展了对帧同步、解扰、数据分路等技术的研究,设计了可配置高速数据分接器,将高速通信处理器下行输出的CADU复帧数据进行分接输出,进而通过将各路输出数据与高速通信处理器所复接的源数据进行比较以达到对高速通信处理器下行复接功能进行验证的目的。分接器达到了对144Mbps速率的CADU格式的复帧数据进行分接输出的性能指标,满足了飞行器高速通信处理器地面检测仪下行检测设备的设计要求。通过论文的研究,提出并实现了面对不同级别业务的可配置分接器的设计方法,可以通过外部输入的指令灵活配置分接器中的帧同步、解扰、输出信道、输出时钟等信息。本课题工作是面向地面检测设备开展的,但经过分析可知课题中设计的可配置高速分接器完全可以应用于空-地数据传输中接收端的实时数据分接工作,对今后实际应用中实现面向多级别业务的通用帧数据分接器的设计具有重要的参考和借鉴意义。(本文来源于《中国科学院研究生院（空间科学与应用研究中心）》期刊2007-05-10）
王庆庆[2]（2006）在《基于FPGA的异步数据分接系统的研究与实现》一文中研究指出随着现代通信事业的发展,对数据传输速率和带宽的要求越来越高,因此经常依据时分复用的原理,通过数字复接与分接(简称数字复接技术)来实现不同速率等级数据码流的合并与分离,以充分合理地利用传输信道。数字复接技术应用的非常广泛,如在公共数据网形成了E1、T1等体系,但其设备大多采用大规模ASIC芯片实现,迄今为止较少用FPGA实现数字复接系统的专用芯片。在数字复接系统中,收端的分接器如何准确高效地接收、分离、转发复用信号是整个系统重要环节。本文在结合具体项目需求的基础上,研究一种针对异步串行数据的专用分接器及其在FPGA上的实现。由于需要进行传输数据的速度转换,因此实现分接器必将涉及数字系统的异步设计,这是用FPGA实现数字分接器的难点。本文首先深入分析了FPGA平台异步信号的行为,给出异步信号传输的解决方案及分接器整体的时序设计,其中本文提出的“结绳法”同步器可以较好地解决快时钟域信号向慢时钟域过渡的问题。在此基础上重点研究在跨时钟域环境下,分接器的位同步、帧同步、信令时隙处理、异步FIFO等关键技术和主要模块的实现,本文利用异步比较法来产生异步FIFO的空/满信号,可以一定程度上缓解异步FIFO空/满信号置位时的“保守”问题。本文讨论的分接器系统原理和主要模块具有代表性,所给出的实现方法紧贴FPGA实际资源,强调异步设计的系统稳定性,可以作为利用FPGA实现数字分接器或类似应用的借鉴和参考。(本文来源于《华中科技大学》期刊2006-05-01）
王欢,王志功,冯军,朱恩,陆建华[3]（2004）在《12Gb/s0.25μm CMOS数据判决和1∶2数据分接电路》一文中研究指出采用 TSMC 0 .2 5μm CMOS工艺成功实现了用于光纤传输系统的 12 Gb/s数据判决和 1∶ 2数据分接电路 .测试结果显示 ,在 3.3V电源供电情况下 ,功耗为 6 0 0 m W,其中包括 3路输出缓冲 .输入信号单端峰峰值为 2 5 0 m V时 ,该芯片的工作速率超过 12 Gb/s,相位裕度超过 10 0°.芯片面积为 1.0 7mm× 0 .99m m.(本文来源于《半导体学报》期刊2004年11期）
数据分接论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着现代通信事业的发展,对数据传输速率和带宽的要求越来越高,因此经常依据时分复用的原理,通过数字复接与分接(简称数字复接技术)来实现不同速率等级数据码流的合并与分离,以充分合理地利用传输信道。数字复接技术应用的非常广泛,如在公共数据网形成了E1、T1等体系,但其设备大多采用大规模ASIC芯片实现,迄今为止较少用FPGA实现数字复接系统的专用芯片。在数字复接系统中,收端的分接器如何准确高效地接收、分离、转发复用信号是整个系统重要环节。本文在结合具体项目需求的基础上,研究一种针对异步串行数据的专用分接器及其在FPGA上的实现。由于需要进行传输数据的速度转换,因此实现分接器必将涉及数字系统的异步设计,这是用FPGA实现数字分接器的难点。本文首先深入分析了FPGA平台异步信号的行为,给出异步信号传输的解决方案及分接器整体的时序设计,其中本文提出的“结绳法”同步器可以较好地解决快时钟域信号向慢时钟域过渡的问题。在此基础上重点研究在跨时钟域环境下,分接器的位同步、帧同步、信令时隙处理、异步FIFO等关键技术和主要模块的实现,本文利用异步比较法来产生异步FIFO的空/满信号,可以一定程度上缓解异步FIFO空/满信号置位时的“保守”问题。本文讨论的分接器系统原理和主要模块具有代表性,所给出的实现方法紧贴FPGA实际资源,强调异步设计的系统稳定性,可以作为利用FPGA实现数字分接器或类似应用的借鉴和参考。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数据分接论文参考文献
[1].罗学平.基于CCSDS的可配置高速数据分接技术研究[D].中国科学院研究生院（空间科学与应用研究中心）.2007
[2].王庆庆.基于FPGA的异步数据分接系统的研究与实现[D].华中科技大学.2006
[3].王欢,王志功,冯军,朱恩,陆建华.12Gb/s0.25μmCMOS数据判决和1∶2数据分接电路[J].半导体学报.2004