导读:本文包含了整数变换及量化论文开题报告文献综述及选题提纲参考文献，主要关键词:DCT,量化,H.265,HEVC,FPGA
整数变换及量化论文文献综述
刘毅,罗军,黄启俊,常胜[1]（2013）在《HEVC整数DCT变换与量化的FPGA实现》一文中研究指出HEVC编码框架采用了比H.264/AVC面积更大的DCT变换和更为灵活的自适应量化,在提高数据处理速度的同时,降低了编解码的失真率。基于HEVC的变换量化原理和模块化的思想,采用并行流水线结构和无乘法器方案实现了整数DCT变换及量化部分。系统采用MODELSIM进行功能仿真,基于Altera公司的Cyclone II系列可编程逻辑器件进行硬件验证测试,其最大时钟频率在170 MHz以上,数据处理能力在2 824 Mpixel/s以上,满足HEVC编码标准的性能要求,为HEVC编解码标准的硬件实现提供了参考。(本文来源于《电视技术》期刊2013年11期）
沈劲桐,张卫[2]（2013）在《H.264/AVC中整数DCT变换量化模块的Verilog设计》一文中研究指出H.264/AVC视频压缩标准采用了4×4整数DCT变换和量化方法,避免了数据失配并提高了精度,具有较高的编码效率。本文分析H.264整数DCT变换和量化算法,将DCT变换转换为两次快速蝶形运算,减少了计算量,并用Verilog硬件描述语言编程实现整数DCT变换和量化功能,利用QuartusII进行综合和仿真,得到正确的结果。本设计具有54.54MHz的时钟频率、较低的资源消耗和功耗。(本文来源于《计算机与现代化》期刊2013年02期）
彭洲,赵保军,周刚[3]（2011）在《基于可逆整数时间域重迭变换的分类矢量量化图像编码》一文中研究指出针对普通矢量量化编码不能保留大量边缘细节信息,导致图像边缘细节模糊的问题,该文提出一种基于可逆整数时间域重迭变换(RTDLT)与分类矢量量化的图像压缩编码方法。首先对图像进行分块,同时对图像进行RTDLT变换,然后根据图像分块的梯度幅值与RTDLT变换系数对分块进行分类,最后对不同类别分块的RTDLT系数进行独立的基于模糊c均值矢量量化编码。实验证明,该算法比JPEG2000等其他算法具有更高的压缩倍数,重构图像质量更高。(本文来源于《电子与信息学报》期刊2011年11期）
周欣,段哲民,周巍[4]（2011）在《一种适用于H.264/AVC的新型整数变换与量化算法》一文中研究指出H.264/AVC中4×4整数变换和分级量化技术对编码性能的大幅度提升起到很重要的作用,但另一方面整数变换和分级量化在编解码器中占有24%的计算复杂度。本文根据4×4残差数据块、4×4亮度DC系数块和2×2色度DC系数块整数变换的特点,提出了一种基于全零模块预判的变换与量化选择算法,通过对各种全零模块进行准确的预测从而省略对应块的变换与量化过程,达到减小计算量、简化编解码器复杂度的目的。实验结果表明,与全模式算法相比,在造成视频质量少量下降的情况下运算量减少了大约21.29%。(本文来源于《数据采集与处理》期刊2011年06期）
罗军,黄启俊,常胜,李昌盛[5]（2011）在《H.264中整数变换与量化的FPGA实现》一文中研究指出H.264以其优异的压缩比率和高图像质量在实时网络视频通信、数字广播电视及高清视频存储播放等方面获得广泛应用。变换量化作为H.264编码框架中的一个基础模块,是熵编码前的一个重要处理过程,它的主要作用是使输入系数间数据相关性降低。鉴于之前大部分的变换量化是基于软件或协处理器来实现以及此种实现方式在速度及吞吐量上的局限,而硬件实现在速度和吞吐量上则具有很大的优势,因此研究H.264变换量化的硬件实现具有实用价值。采用高速并行处理的架构,基于寄存器传输级(RTL)用硬件描述语言完成了H.264中的整数离散余弦变换(IDCT)及量化算法的实现,并用Altera公司的CycloneⅡ系列可编程逻辑器件实现了硬件验证测试。设计方案消耗了10 489个逻辑单元,最高工作时钟频率为184.88 MHz,数据处理能力达到2 958 Mpixels/s,可在一个时钟周期之内完成对一个4×4矩阵数据的变换量化处理,可满足高速高吞吐量数据流处理的要求。(本文来源于《中国图象图形学报》期刊2011年05期）
郁光珍,郑博,李松亭,赵不贿[6]（2011）在《H.264/AVC整数DCT变换与量化的FPGA实现》一文中研究指出根据H.264/AVC的变换量化原理,在FPGA上设计并实现了整数变换及量化部分。首先采用层次化、模块化的思想,将系统划分为多个功能模块,降低了硬件实现的复杂度,对DCT算法进行了优化,并对量化模块采用了流水线操作,最后设计全部采用Verilog硬件描述语言实现,并用Modelsim进行功能仿真,同时实验结果通过在Xilinx公司Vertex2P系列的XC2VP30 FPGA上验证。仿真及综合结果表明,与优化之前相比,系统所需时钟周期减少了29个,最大时钟频率可达到135.498MHz,为H.264标准的硬件实现提供了参考。(本文来源于《电视技术》期刊2011年09期）
黄学超[7]（2011）在《MPEG-2到AVS转码器中运动搜索与整数变换量化的FPGA实现》一文中研究指出近年来,随着数字通信技术的快速发展,对多媒体视频图像信息的处理要求也越来越高。视频图像信息数据量大,对通信设备和信息存储设备要求很高。为了处理视频图像,MPEG-2、MPEG-4、H.264等视频编解码标准相继颁布,我国也在2006年出台了具有自主知识产权的AVS标准。MPEG-2标准作为第一代视频压缩标准,在数字广播电视领域得到广泛应用,有丰富的节目资源。H.264标准和AVS标准都是第二代视频编解码标准,编码效率为MPEG-2的2到3倍。虽然AVS标准起源于H.264标准,但是AVS标准采用了许多新技术,有效避开了H.264的专利问题。同H.264相比,AVS标准在实现同等视频压缩性能的情况下,实现复杂度明显降低。在我国的大力的推动下,AVS标准的应用前景广阔。目前AVS标准由于颁布时间短,存在节目资源少的问题,若能将广泛存在的MPEG-2节目源转换为AVS节目源,将对AVS标准的推广起到促进作用。如果采用软件实现视频标准的编解码器或者转码器,在实时性上难以保证,FPGA内部模块并行工作,可以很好的解决实时性问题,同时FPGA在大规模生产上具有成本较低的优点。本文对MPEG-2标准和AVS标准进行深入研究,对比两种标准的差异,提出一种转码策略,在传统的像素域级联转码器的基础上,采用了一种改进的快速像素域级联转码结构实现转码,同时对部分模块进行了硬件设计实现。本设计采用Verilog编程语言进行设计,Modelsim进行仿真,ISE开发环境进行综合,整个转码系统和本文设计的子模块都在XILINX的virtex-5系列芯片上进行了验证。实验表明,该设计支持格式为1920×1088,30fps的高清视频实时转码。在本课题的研究与实现过程中,所做的具体工作有以下几个方面：(1)对MPEG-2标准和AVS标准进行深入研究,介绍两种标准采用的关键技术,并对比两种标准的差异。(2)根据MPEG-2和AVS标准的差异,对转码器的结构进行整体设计,同时设计了整个转码器实现过程中MPEG-2信息复用的方案。(3)在转码端复用MPEG-2的宏块信息,对宏块进行运动搜索,设计并实现了运动搜索和运动矢量预测两个模块。(4)在AVS编码端,对AVS整数变换、量化、反量化、整数反变换及扫描等模块进行整体设计,以宏块为单位,进行流水处理,并对各个子模块进行了仿真验证。(本文来源于《山东大学》期刊2011-04-18）
单兰水,肖铁军[8]（2009）在《基于FPGA的H.264整数变换及量化的设计与实现》一文中研究指出以处理一个8 8色度块为例,在FPGA上设计并实现了H.264视频编码标准中的整数变换及量化部分。设计利用消除中间结果变量的方法成功实现了DCT变换和哈达玛变换由串行运行向并行运行的转变,并且极大的减少了DCT变换和哈达玛变换所消耗的时间,充分发挥了FPGA器件的强大的并行运算能力。在最后给出了FGPA实验,最终仿真结果表明,该设计在少量增加硬件资源耗费的基础上大大减少了时间消耗,从而有效地提高了系统的实时性。(本文来源于《计算机工程与设计》期刊2009年16期）
项磊[9]（2009）在《H.264硬件编码技术研究及整数变换量化的实现》一文中研究指出H.264是新一代的视频编码标准,它具有码率低、图像质量高、容错能力强、网络适应性强等特点。H.264在视频会议、视频点播、数字电视和手持视频应用中有非常广阔的应用空间。由于H.264是新的视频编码标准,编解码过程中的算法选择和实现并不是很完善,在性能上还有较大的提升空间。因此研究H.264编解码器的关键算法以及这些算法在硬件实现上的优化对于推动H.264的应用具有重要的现实意义。H.264较高的算法复杂度严重地影响了其在实时环境下的应用,目前使用软件的方法已经很难实现高清视频的实时编码。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布,其中帧间预测和整数变换量化占用了大量编码周期。为了实现实时编码,本文研究了H.264编码器的FPGA实现方案,首先分析H.264硬件编码系统的结构和特点。针对高清视频实时编码提出了一种多总线SoPC的硬件编码系统结构,并对功能实现进行了软硬件划分。根据H.264硬件编码系统的功能特点,本设计结合流水线技术对编码器软核的功能模块进行了划分。在此基础上,构建了基于PowerPC 405嵌入式处理器的H.264硬件编码系统,并将PowerPC 405的最小系统在Virtex-II Pro FPGA上进行了实现。最后,本文将H.264中频繁调用的整数变换量化模块进行了硬件实现。综合结果和性能分析结果表明,本文设计的H.264整数变换模块具有快速的特点,在保证性能的前提下,达到了实现简单、成本低的目标。希望本文研究分析的方法和所得成果,能对以后H.264硬件编码设计有一定的参考作用。(本文来源于《合肥工业大学》期刊2009-03-01）
吴从中,项磊,蒋建国[10]（2008）在《基于PLB总线的H.264整数变换量化软核的设计》一文中研究指出提出了在FPGA上实现H.264中整数变换量化的方法,设计了基于动态数据宽度和流水线技术的软核(IP),在处理速度和硬件资源方面分别进行优化。此软核作为PowerPC的一个硬件加速模块在Xilinx Virtex-ⅡPRO中进行了验证。实验表明,在目前较难使用软件方法实现高分辨率图像实时编码的情况下,本文设计的软核能够提供2110MPixels/s的编码速率,完全适应实时编码。(本文来源于《电子技术应用》期刊2008年10期）
整数变换及量化论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
H.264/AVC视频压缩标准采用了4×4整数DCT变换和量化方法,避免了数据失配并提高了精度,具有较高的编码效率。本文分析H.264整数DCT变换和量化算法,将DCT变换转换为两次快速蝶形运算,减少了计算量,并用Verilog硬件描述语言编程实现整数DCT变换和量化功能,利用QuartusII进行综合和仿真,得到正确的结果。本设计具有54.54MHz的时钟频率、较低的资源消耗和功耗。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
整数变换及量化论文参考文献
[1].刘毅,罗军,黄启俊,常胜.HEVC整数DCT变换与量化的FPGA实现[J].电视技术.2013
[2].沈劲桐,张卫.H.264/AVC中整数DCT变换量化模块的Verilog设计[J].计算机与现代化.2013
[3].彭洲,赵保军,周刚.基于可逆整数时间域重迭变换的分类矢量量化图像编码[J].电子与信息学报.2011
[4].周欣,段哲民,周巍.一种适用于H.264/AVC的新型整数变换与量化算法[J].数据采集与处理.2011
[5].罗军,黄启俊,常胜,李昌盛.H.264中整数变换与量化的FPGA实现[J].中国图象图形学报.2011
[6].郁光珍,郑博,李松亭,赵不贿.H.264/AVC整数DCT变换与量化的FPGA实现[J].电视技术.2011
[7].黄学超.MPEG-2到AVS转码器中运动搜索与整数变换量化的FPGA实现[D].山东大学.2011
[8].单兰水,肖铁军.基于FPGA的H.264整数变换及量化的设计与实现[J].计算机工程与设计.2009
[9].项磊.H.264硬件编码技术研究及整数变换量化的实现[D].合肥工业大学.2009
[10].吴从中,项磊,蒋建国.基于PLB总线的H.264整数变换量化软核的设计[J].电子技术应用.2008