导读:本文包含了并行化编译器论文开题报告文献综述及选题提纲参考文献，主要关键词:国产高性能多核DSP并行编译器,多任务多数据
并行化编译器论文文献综述
赵一明,徐瑞娇,罗荣海[1]（2018）在《面向国产高性能多核DSP的并行编译器设计》一文中研究指出本文以高性能导弹平台和高分辨对地观测卫星对海量数据、复杂任务的迫切需求为牵引,面向国产高性能DSP的自研体系结构和自主指令集,围绕国产海量信息处理器并行编程工具国产化目标,开展面向国产高性能多核DSP的并行编译技术和支撑工具技术研究。突破多核编译框架设计技术、数据并行编译和运行时设计、计算单元阵列向量化等关键技术,设计并实现了支持多任务多数据运算的基于国产高性能多核DSP的并行编译器。(本文来源于《第十五届中国航天电子技术研究院学术交流会优秀论文集》期刊2018-12-13）
王鹏翔,韩林,丁丽丽,张素平,王冬[2]（2018）在《典型编译器自动并行化效果和评估》一文中研究指出采用Spec CPU2006基准测试程序,对Intel编译器、Open64编译器和GCC编译器3个典型编译器自动并行化的效果进行评估,同时对GCC编译器进行深入分析,用程序片段评估GCC编译器自动并行化的能力,分析GCC编译器中现有自动并行化能力的不足,为提升典型编译器的自动并行化能力提供参考。(本文来源于《信息工程大学学报》期刊2018年02期）
佟玉凤[3]（2016）在《应用于ILP处理器的编译器导向低功耗并行度调变算法》一文中研究指出近些年来,得益于尺寸缩小技术的发展,为了满足用户对于设备执行速度的需求,指令级并行(Instruction Level Parallelism,ILP)处理器架构被广泛应用于嵌入式系统领域。然而,不同的应用程序运行在ILP处理器上时,对于硬件资源和并行度的需求量有所差异,甚至是在同一支应用程序中差异也很明显,如果执行一支程序时都固定使用统一的高并行度,必然会引起硬件资源的浪费和产生不必要的漏电功耗,因此,设计高能量效率的ILP处理器来平衡功耗和速度已经成为目前嵌入式系统研究需要解决的关键问题之一。本文的主要目的就是在满足运算效能需求的前提下,尽可能降低能量消耗。本文主要从硬件结构改进和软件算法优化两方面降低漏电耗能。在硬件方面,采用已有的PGRF-VLIW处理器架构,该处理器架构把功能单元和寄存器堆划分为若干个独立的能量单元,并且每个能量单元都采用能量门控技术作为电流开关控制该能量单元的开启和关断,这种细粒度的电源管理方式可以使处理器的漏电功耗随着并行度的减小而降低;在软件方面,提出了并行度调变算法,该算法使程序运行在ILP处理器上时,能够根据自身的硬件资源和并行度需求调整并行度。该算法主要由叁个阶段组成:(1)把整个程序切割为若干个合适尺寸的区域(power-gating region,PGR);(2)通过分析各PGR的资源需求量和能量效率设置合适的并行度;(3)用每个区域设置的并行度重新调度该区域的指令,并且在每个区域中插入电源门控指令来控制硬件资源的开启和关断。本文利用CoreMarkpro标准测试集中的应用程序进行多种类型代码的测试;在台积电(TSMC)40nm工艺下,搭建PGRF-VLIW处理器架构,进行功耗分析。实验结果表明,对于那些自身并行度需求量变化明显的应用程序,与传统的所有硬件都开启的模式相比,采用并行度调变算法的寄存器中静态耗能可以减少30.46%–64.06%;而且,并行度调变算法在状态转换过程中额外耗能也远小于Tabkhi算法的额外耗能。(本文来源于《天津大学》期刊2016-11-01）
许江维[4]（2015）在《多核DSP的编译器及其并行编程模型的开发和研究》一文中研究指出随着语音通信技术的发展,语音信号的处理变得越来越复杂,通用的数字信号处理器(DSP,Digital Signal Processor)已经无法满足应用的需求。因此,需要设计专门的多核DSP来实现对语音信号的处理。在DSP开发过程中,利用传统的编译器框架来构建编译器存在种种工程实现方面的不便,而广泛采用的并行编程模型也无法充分利用多核计算资源。因此,编译器开发和编程模型设计已经成为了当前多核处理器研究中的关键问题。针对上述问题,本文基于自主设计的MAD(Multi-Core Audio DSP)多核平台,展开了关于MAD的编译器和并行编程模型的研究。我们基于LLVM(Low Level Virtual Machine)开源编译器框架,通过移植面向MAD架构的编译器后端实现了编译器的设计。文中详细介绍了MAD多核DSP架构,LLVM编译器框架的结构组成,LLVM重定向特性,以及LLVM后端的移植原理和步骤。并且给出了MAD后端移植的具体细节,实现了LLVM编译器对MAD后端的支持。本文提出了一种混合型编程模型,其结合了共享内存编程模型和消息传递编程模型的双重优点。并且给出了其任务调度,核间通信,任务同步操作,锁操作等具体实现细节。最后,对编译器功能以及并行编程模型的性能进行了测试,并且实现了300bps语音编解码算法的实时通信。编译器测试主要是通过自动生成的测试文件进行功能性测试,实验结果表明所开发的编译器可以很好地支持MAD指令集;并行编程模型测试是通过Livermore loops程序测试集进行性能方面的测试,实验结果表明测试程序利用该编程模型可以获得较高的加速比;利用开发的编译器和并行编程模型,对300bps低码率语音编解码算法进行了多核并行优化,在MAD平台上实现了实时通信,并且与在TI C5535 DSP上的运行结果进行了对比。实验结果显示编译器和编程模型能有效地对实际应用实现并行加速,以满足性能需求。(本文来源于《上海交通大学》期刊2015-01-01）
郭聪[5]（2014）在《基于特征函数库的多核并行编译器的研究》一文中研究指出随着科学与工程计算中重大挑战性问题的出现和微电子技术的革新，高性能计算机得到了巨大发展。随着处理器的不断发展，如今的处理器由只注重频率提升，已经转变到了多核、并行执行的方向上。多核心处理器的发展，对串行编程带来了巨大的影响。为了充分利用多核性能，就需要设计一种并行编译器来提高程序运行的效能。随着高性能计算机的普及和应用，消息传递接口并行模式已成为高性能计算平台普遍支持的重要编程手段之一。因此，使用消息传递接口来实现并行化编译器是开发高效的并行程序和继承经典系列软件问题的一个重要途径。首先，本文详细分析了编译技术、程序中的依赖关系，以及消息传递接口的数据类型、基本函数和消息传递方式，并且分析了四种通信方式的不同以及各自的利弊及其适用情况。然后，介绍了并行程序性能评估方式，主要有执行时间、并行总开销、算法加速比以及效率，并且在之后的实验中以此为判断并行性能评估的依据，提出了具体的串行程序并行化的步骤，并且以此为基础设计了并行编译器，并在文中对编译器的各部分进行了详细说明。最后，文章给出了14种转换类型，并且取其中较具有代表性的矩阵乘法来进行详细说明和分析，介绍了传统的矩阵的乘法的串行算法，分析了其进行并行化的可行性，根据提出的方案，通过实验，对矩阵乘法进行了并行化的仿真分析。(本文来源于《哈尔滨理工大学》期刊2014-03-01）
肖宇,王建业,张伟[6]（2011）在《可重构计算最优编译器并行计算程序编译方法》一文中研究指出针对在现场可编程门阵列(FPGA)的并行计算中提升开发效率和降低编程难度的问题,提出了以高级语言对并行算法进行编程,使用可重构计算最优编译器(ROCCC)对代码进行转换作为硬件加速的方法。该方法在论述编译系统架构的基础上,提出基于ROCCC的FPGA并行计算设计流程,最后以矩阵相乘为实例,对方法的可行性进行了仿真验证,获得同Altera厂商IP核相近的性能。仿真表明:该法具有较高可行性,能够缩短开发周期,降低编程难度,为其他领域的硬件开发者提供了一种新的设计思路。(本文来源于《探测与控制学报》期刊2011年02期）
林宇航[7]（2009）在《一种带有并行修复端口的冗余可修复存储器编译器设计》一文中研究指出随着半导体制造工艺和集成电路设计能力的不断进步,系统级芯片(System-on-Chip,SoC)中使用的存储器数目日益增多,由于在同一个设计中需要各种大小不同或者结构不同的存储器,完全用全定制的方法设计这些存储器变得非常困难。存储器编译器就成为用来生成不同大小与功能的存储器的有效工具而被广泛使用。由于存在良品率的问题,带有冗余修复功能的存储器编译器成为芯片设计师的首选。本文论述了基于台积电(TSMC)90nm低功耗工艺开发的带有并行修复端口的SRAM存储器编译器的设计方法。包括存储器编译器的标准制定、冗余策略的选择、子模块的设计与优化、版图的设计以及模型参数的提取方法。(本文来源于《复旦大学》期刊2009-10-20）
吴廷鹏,张昱,刘玉宇[8]（2009）在《基于即时编译器辅助的并行垃圾收集器》一文中研究指出设计一种基于即时编译器辅助的并行垃圾收集器,在编译阶段利用即时编译器安插显式内存回收指令释放无用对象空间,结合自动和显式内存管理的优点,减轻程序员和垃圾收集器的负担,同时提高内存空间的利用率,支持显式对象回收操作,且可以有效重用这些对象空间,从而提高Java应用程序的执行效率,实验结果表明,该设计方案是可行的。(本文来源于《计算机工程》期刊2009年10期）
邹晓辉,邹跃鹏[9]（2008）在《分布式并行C语言及其预编译器的设计和实现》一文中研究指出设计了可实现分布式并行计算的并行编程语言并行C语言,并且使用模板机制实现了将此并行C语言程序转换为标准C语言程序的转换程序预编译器。并行计算的实现采用了多线程和RPC(远程过程调用)相结合的技术。实验结果表明,使用此并行C语言编写的程序,能够有效地在分布式环境下实现并行计算,充分利用系统中的多处理机资源,提高系统效率。(本文来源于《长春工业大学学报(自然科学版)》期刊2008年05期）
阎蕊,曾洁玫,王艳萍[10]（2008）在《利用Sun Studio C编译器实现C代码并行化》一文中研究指出Sun C编译器提供了在多处理器机器上优化代码的功能,被优化的代码可以使用系统上的多个处理器并行执行,从而大幅提高性能。通过研究编译器的并行化功能,告诉应用软件分析并行化的约束、并行化有依赖关系的循环,改进循环并行化以提高程序性能,以及进行显式并行化,并提出并行化建议,从而为应用软件提高效率提供了一个途径。(本文来源于《载人航天》期刊2008年01期）
并行化编译器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
采用Spec CPU2006基准测试程序,对Intel编译器、Open64编译器和GCC编译器3个典型编译器自动并行化的效果进行评估,同时对GCC编译器进行深入分析,用程序片段评估GCC编译器自动并行化的能力,分析GCC编译器中现有自动并行化能力的不足,为提升典型编译器的自动并行化能力提供参考。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
并行化编译器论文参考文献
[1].赵一明,徐瑞娇,罗荣海.面向国产高性能多核DSP的并行编译器设计[C].第十五届中国航天电子技术研究院学术交流会优秀论文集.2018
[2].王鹏翔,韩林,丁丽丽,张素平,王冬.典型编译器自动并行化效果和评估[J].信息工程大学学报.2018
[3].佟玉凤.应用于ILP处理器的编译器导向低功耗并行度调变算法[D].天津大学.2016
[4].许江维.多核DSP的编译器及其并行编程模型的开发和研究[D].上海交通大学.2015
[5].郭聪.基于特征函数库的多核并行编译器的研究[D].哈尔滨理工大学.2014
[6].肖宇,王建业,张伟.可重构计算最优编译器并行计算程序编译方法[J].探测与控制学报.2011
[7].林宇航.一种带有并行修复端口的冗余可修复存储器编译器设计[D].复旦大学.2009
[8].吴廷鹏,张昱,刘玉宇.基于即时编译器辅助的并行垃圾收集器[J].计算机工程.2009
[9].邹晓辉,邹跃鹏.分布式并行C语言及其预编译器的设计和实现[J].长春工业大学学报(自然科学版).2008
[10].阎蕊,曾洁玫,王艳萍.利用SunStudioC编译器实现C代码并行化[J].载人航天.2008
标签：国产高性能多核DSP并行编译器; 多任务多数据;