导读:本文包含了帧间预测实现论文开题报告文献综述及选题提纲参考文献，主要关键词:帧间预测,H.264,运动估计,UMHexagonS
帧间预测实现论文文献综述
彭磊[1]（2016）在《H.264帧间预测算法研究与设计实现》一文中研究指出帧间预测是H.264编码标准重要技术之一,可以有效缩减视频图像在时间域的冗余,提高视频数据的压缩比。但是H.264帧间预测算法复杂度高,不利于H.264编码的应用,尤其是在实时视频编码领域。本文针对H.264的帧间预测算法复杂度高,编码时间长的问题展开研究,对现有经典帧间预测运动估计算法UMHexagonS算法进行优化改进,减少运算量,缩短编码时间,使得视频编码性能得到提高。为了对帧间预测运动估计算法进行优化改进,首先需要对UMHexagonS算法的具体实现进行深入了解。分析了该算法在搜索过程中存在的冗余搜索,针对该问题提出了大十字预测搜索算法。通过大十字搜索对最优点可能分布区域进行预测,减小了搜索范围,然后在预测区域内使用相应改进搜索模板,进行精确搜索。在JM模型下实验结果显示,大十字预测搜索算法较UMHexagonS搜索算法,在微运动情景时与UMHexagonS算法耗时相近,在剧烈运动情景下使帧间预测运动估计时间下降了30%-50%。为了进一步改进大十字预测搜索算法,缩减微运动情景下帧间预测运动估计时间,本文又提出了基于运动情景分类的帧间预测算法。通过情景分类,对微运动情景,使用局部区域小菱形搜索算法,缩减搜索区域,减少搜索点个数;对剧烈运动情景,使用上文提出的大十字预测搜索算法,对搜索区域进行初步预测,达到减少搜索范围的目的。通过JM模型实验验证,基于运动情景分类的帧间预测算法较UMHexagonS搜索算法,帧间预测运动估计时间在微运动情景时缩减了20%-30%,剧烈运动情景时缩减了40%-50%,同时与原算法图像信噪比(PSNR)之差保持在0.02dB以内,保持相近的图像质量。为了验证大十字预测搜索算法与基于运动情景分类搜索算法在嵌入式系统上的运行效果,搭建了基于OMAP3530的验证系统,包含系统软硬件设计、嵌入式Linux操作系统平台搭建等。系统验证测试结果显示,大十字预测搜索在剧烈运动情景时,帧编码时间缩减较明显;基于运动情景分类搜索算法,在微运动情景与剧烈运动情景下,缩减帧编码时间方面都取得了较好效果。(本文来源于《江南大学》期刊2016-06-01）
邱守彬[2]（2016）在《HEVC帧间预测解码VLSI的研究与实现》一文中研究指出由于现有的H.264标准不能满足超高清分辨率的视频实时传输及播放需求,国际JCT-VC组织制定并发布了新的视频编解码标准High Efficiency Video Coding(HEVC)。在编码质量相近的情况下,HEVC相对于H.264在编码效率方面有了明显的提高,码率可节省近50%。但是随着视频计算复杂度及数据量的增加,HEVC软件解码很难满足实时解码的需求。其中,HEVC帧间解码又是整个解码器中耗时最多的模块之一,需要设计专用硬件加速单元来满足高分辨率、高帧率的解码性能要求。论文针对以上分析和实际需求,围绕HEVC帧间解码及其专用硬件加速模块展开研究和设计:研究了HEVC标准协议,分析码流结构。针对HEVC软件模型HM12.0的运动补偿步骤和运动补偿优化算法,对运动信息融合技术、先进的运动矢量预测技术、基于Merge的Skip模式预测技术、亚像素插值滤波技术以及预测像素点的权值处理等关键技术进行了深入的研究。结合硬件电路设计规则,论文提出了HEVC帧间解码器的VLSI设计架构和模块组成。为了提高硬件加速电路的并行执行性能和解码效率,整体架构上采用pipeline技术,模块设计上采用亚像素插值并行处理、预测块并行处理算法、参考像素伸缩性读取和运动信息分类存储等关键技术。针对所设计的帧间硬件加速解码模块,搭建了仿真验证平台,完成对设计的调试和分析。仿真结果表明,所设计的HEVC帧间硬件加速解码模块符合高性能高清视频解码的需求,并且硬件解码模块执行的数据结果与软件运行产生的数据结果一致。通过对帧间预测技术的研究,论文实现了帧间硬件加速解码模块,其技术进步之处体现在:一、采用专用硬件实现帧间解码单元;二、使用并行处理、伸缩性读取参考像素等高效的设计方法。(本文来源于《济南大学》期刊2016-06-01）
向厚振[3]（2013）在《帧间预测编码的FPGA设计与实现》一文中研究指出在视频数据中，视频帧间时间冗余度远远大于帧内空间冗余度和编码冗余度，用于压缩帧间时间冗余度的运动估计算法在整个视频数据压缩编码系统中占比很大。因此，运动估计性能的好坏不仅很大程度上决定了视频图像压缩编码的质量，还根本性地决定了整个视频压缩编码系统的实时性能。此外，FPGA作为一种集成了逻辑资源和存储资源的控制芯片，在运动估计的硬件实现中起到了越来越重要的作用。论文的主要研究工作有：首先，研究总结了帧间预测编码算法、运动估计技术相关算法的发展现状，以及视频压缩系统采用不同硬件实现的优劣势。提出本文帧间预测编码的FPGA设计与实现的研究目标，给出了系统设计的整体硬件结构图和FPGA芯片内模块设计流程结构图。其次，给出了设计思路和算法的选择设计，包括目标像素采集方法及其亚像素插值方法、运动估计相关技术方法和帧间预测后的变换编码；给出了具体硬件设计工作和算法的模块化设计工作，包括亮度像素采集模块、亚像素插值模块、运动估计模块；给出了FPGA系统设计的时序电路，包括A/D电路、存储器设计、URAT输出。最后，将设计的FPGA工程进行综合编译，下载芯片后，实验结果表明亮度采集模块对灰度数据进行了有效提取；运动估计模块所得结果运动矢量能有效输出并存储；系统功耗较低，逻辑资源消耗少。另外，本文提出了一种新的匹配块大小及搜索范围设计尝试，可实现整像素及分像素最优匹配位置的自适应搜索，并且计算量大大减少。(本文来源于《中北大学》期刊2013-06-06）
宋洪涛[4]（2012）在《H.264多路高清实时编转码帧间预测关键算法设计与实现》一文中研究指出随着视频通信技术的发展和终端设备的不断进步，人们对视频通信的实时性和图像的分辨率要求越来越高，高清晰度（1080P甚至更高）已经成为当前主要的发展方向之一。在高清实时编转码领域，由于编码算法特性与硬件资源的制约，编码器不能实现编码标准所允许的所有编码工具，导致实际编码增益与标准所能达到的最优增益存在较大差距，除此之外，一般的单核嵌入式平台已很难解决视频编码的高分辨率和实时性之间的矛盾，基于多核平台的多路视频编转码技术已成为一个热门的课题。如何提高编转码速度与尽可能提高编转码后的图像质量是视频编转码需要兼顾的两个方面，而这两个方面经常是不可兼得的，所以对编转码技术的研究也表现在如何均衡速度和质量两个方面。本文正是在此背景下，以H.264视频编转码器中资源消耗最多的帧间预测器为研究对象，分析其设计中的若干关键技术和关键算法，并结合现有的H.264运动估计与模式判决算法的优点及Tilera多核处理器的并行设计机制，创新性的提出了一种基于Tilera Tile-Gx36平台的适用于H.264多路高清实时编码的可实现的快速运动估计与模式判决算法并在此算法的基础上进一步提出了一种H.264降码率转码快速运动估计与模式判决算法，通过对算法进行优化与仿真，实现了基于Tilera平台的H.264多路高清实时编转码。本文提出的新算法能有效减少帧间预测算法的复杂度，使编码器使用相同资源能够实现更多的编码工具，从而进一步提高了编码增益。实验结果表明，以上算法对于基于Tilera平台的高清视频编转码器，可以在图像编码质量下降不大的情况下，大幅减少运动搜索的点数，从而提高编码速度。尤其需要指出的是，该算法在使用B帧编码时，依然能够实现3路以上H.264高清实时编转码。(本文来源于《上海交通大学》期刊2012-12-01）
秦江云[5]（2011）在《基于FPGA的H.264帧间预测设计与低功耗实现》一文中研究指出H.264是由联合视频组JVT开发的新一代视频压缩编码标准,具有高压缩比、高图像质量、良好的网络适应性等优点。该标准优良的性能是以高运算复杂度为代价的,而帧间预测正是其中复杂度最高的部分;与此同时,为加快编码速度,全硬件化实现H.264编码已经成为了业界的发展潮流,FPGA是其中一个重要平台,因此研究H.264的关键环节——帧间预测在FPGA上的低功耗实现有重要的现实意义。论文的主要研究工作有:1、研究H.264编码系统和相关知识,重点研究块匹配运动估计原理,分析经典运动估计算法,为帧间预测设计和实现奠定基础。2、设计适合硬件实现的运动估计算法。采用硬件实现复杂度较低、性能较好的分层搜索算法。论文对分层运动估计算法的各个关键环节进行了详细的技术分析,并对算法细节进行设计以减少其运算量和搜索复杂度。在Visual Studio 2008平台上编写C代码植入JM15.1模型中对算法性能进行验证。结果表明,该算法的搜索时间仅为JM参考算法Fast Full的1.8%,而峰值信噪比PSNR相对于Fast Full搜索算法降低了0.076DB,码率增高4.6%,86%的MV相同,达到了较好的搜索效果。3、设计并实现帧间预测。构建帧间预测整体结构,用Verilog HDL语言完成各个模块的设计,在Modelsim中对各个模块进行仿真并与Matlab计算出的结果对比。结果表明各模块功能完全正确,能够满足每秒25帧,分辨率为720×480的视频序列的实时运动估计。4、对系统进行优化和功耗分析。研究影响FPGA功耗的因素,采用关断时钟、减少信号翻转和优化设计减少逻辑单元消耗等方法优化设计,降低FPGA功耗。用Altera公司的PowerPlay对优化前后的系统进行功耗估计,优化前系统功耗706mW,优化后达到584mW,优化措施有效降低了系统功耗。结果表明:本文采用的算法和算法在FPGA上的实现在性能和资源消耗上都具有较大优势,对基于FPGA的H.264帧间预测实现具有一定的参考价值。(本文来源于《重庆大学》期刊2011-04-01）
郭治姣[6]（2011）在《基于CUDA的H.264编码帧间预测算法的研究与实现》一文中研究指出与之前的视频编码标准相比,H.264标准在提升编码性能的同时也使得实现的复杂度大大增加。H.264的帧间预测模块采用了更多样的编码尺寸、更加精细的运动矢量和更多的参考帧,运算量大,过程十分复杂。GPU的强大处理能力早期只能用于3D图像渲染,应用范围受到限制。CUDA (Compute Unified Device Architecture,计算统一设备架构)的出现使得GPU可以用于通用计算,为H.264编码算法的研究与改进提供了新的契机。本文研究了视频编码的基本原理,介绍了H.264编码器的结构,并对其中的帧间预测部分的原理进行了探讨,分析和总结了国内外学者在运动估计、模式判决等方面的研究。之后,本文结合GPU和CUDA的特点,对H.264的帧间预测部分进行了算法改进:在运动估计部分,对全搜索算法进行改进,先计算小尺寸分割的SAD值,之后渐进式的组合出大的分割尺寸的SAD值;将分散于各个宏块预测过程的拉格朗日因子的计算过程全部提至同一帧中所有宏块的预测过程之前;提出新的便于在GPU上实现的模式判决代价函数;而后,将同一帧中所有宏块的帧间预测过程整合到一起。接着,本文对运算过程中的数据做了抽象处理后排列为大规模的矩阵,使得原本运行于CPU上的包含复杂逻辑运算的帧间预测过程转化为运行于GPU上的大规模矩阵的简单大量运算。本文对提出的方法在NVIDIA GPU上进行了实现和验证,发现使用GPU进行视频编码中的帧间预测部分是可行的。编码形成的码流能够正确解码,视频图像清晰。编码速度得到提升,码率也保持在一定的范围内。(本文来源于《电子科技大学》期刊2011-04-01）
王燚,周开伦,林涛[7]（2011）在《帧间预测在支持MBAFF的H.264解码器中的实现》一文中研究指出本文主要介绍了H.264解码器中关于宏块级帧场自适应(MBAFF)模式在P帧和B帧中的预测算法,并提出了相应的组织结构和实现方法。通过仿真和功能验证,证明该设计功能稳定,能够满足H.264标准框架下的解码要求。(本文来源于《有线电视技术》期刊2011年02期）
孙士雄[8]（2010）在《H.264/AVC帧间预测关键技术的研究与硬件实现》一文中研究指出本文在深入学习理解H.264帧间预测原理的基础上,采用四段流水结构来实现整个帧间预测过程,以VerilogHDL语言完成寄存器级设计,并分析了各个模块,针对参考像素的重复使用性,采用了一种Cache结构来进行缓存,并对分像素预测依据H.264标准设计了一种并行内插运算电路。通过Modelsim的功能仿真和Design Compiler的综合,证明该电路是正确的,能够满足4∶2∶0制式下16CIF格式图片30fps(帧/秒)的实时解码处理需求。(本文来源于《有线电视技术》期刊2010年01期）
吴永海,周开伦,林涛[9]（2010）在《基于H.264的帧间预测算法及其SoC实现》一文中研究指出本文提出了一种适合于SoC实现和FPGA验证的帧间预测算法,该算法显着降低了H.264帧间预测(1/4像素精度)的计算复杂度,使其更适合于实时应用,并且已用Verilog语言实现了RTL级设计。(本文来源于《有线电视技术》期刊2010年01期）
王亚东,陈咏恩[10]（2009）在《AVS帧间预测亮度插值模块的VLSI实现》一文中研究指出为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种基于AVS标准的帧间预测亮度插值电路的硬件结构。该设计将像素点按位置的不同分为叁层,并采用了不同的流水线结构予以实现,充分利用了像素点之间的复用情况,兼顾处理速度和实现代价两方面考虑,硬件实现效率较高。满足了硬件资源以及系统时钟频率的要求。(本文来源于《计算机技术与发展》期刊2009年01期）
帧间预测实现论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
由于现有的H.264标准不能满足超高清分辨率的视频实时传输及播放需求,国际JCT-VC组织制定并发布了新的视频编解码标准High Efficiency Video Coding(HEVC)。在编码质量相近的情况下,HEVC相对于H.264在编码效率方面有了明显的提高,码率可节省近50%。但是随着视频计算复杂度及数据量的增加,HEVC软件解码很难满足实时解码的需求。其中,HEVC帧间解码又是整个解码器中耗时最多的模块之一,需要设计专用硬件加速单元来满足高分辨率、高帧率的解码性能要求。论文针对以上分析和实际需求,围绕HEVC帧间解码及其专用硬件加速模块展开研究和设计:研究了HEVC标准协议,分析码流结构。针对HEVC软件模型HM12.0的运动补偿步骤和运动补偿优化算法,对运动信息融合技术、先进的运动矢量预测技术、基于Merge的Skip模式预测技术、亚像素插值滤波技术以及预测像素点的权值处理等关键技术进行了深入的研究。结合硬件电路设计规则,论文提出了HEVC帧间解码器的VLSI设计架构和模块组成。为了提高硬件加速电路的并行执行性能和解码效率,整体架构上采用pipeline技术,模块设计上采用亚像素插值并行处理、预测块并行处理算法、参考像素伸缩性读取和运动信息分类存储等关键技术。针对所设计的帧间硬件加速解码模块,搭建了仿真验证平台,完成对设计的调试和分析。仿真结果表明,所设计的HEVC帧间硬件加速解码模块符合高性能高清视频解码的需求,并且硬件解码模块执行的数据结果与软件运行产生的数据结果一致。通过对帧间预测技术的研究,论文实现了帧间硬件加速解码模块,其技术进步之处体现在:一、采用专用硬件实现帧间解码单元;二、使用并行处理、伸缩性读取参考像素等高效的设计方法。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
帧间预测实现论文参考文献
[1].彭磊.H.264帧间预测算法研究与设计实现[D].江南大学.2016
[2].邱守彬.HEVC帧间预测解码VLSI的研究与实现[D].济南大学.2016
[3].向厚振.帧间预测编码的FPGA设计与实现[D].中北大学.2013
[4].宋洪涛.H.264多路高清实时编转码帧间预测关键算法设计与实现[D].上海交通大学.2012
[5].秦江云.基于FPGA的H.264帧间预测设计与低功耗实现[D].重庆大学.2011
[6].郭治姣.基于CUDA的H.264编码帧间预测算法的研究与实现[D].电子科技大学.2011
[7].王燚,周开伦,林涛.帧间预测在支持MBAFF的H.264解码器中的实现[J].有线电视技术.2011
[8].孙士雄.H.264/AVC帧间预测关键技术的研究与硬件实现[J].有线电视技术.2010
[9].吴永海,周开伦,林涛.基于H.264的帧间预测算法及其SoC实现[J].有线电视技术.2010
[10].王亚东,陈咏恩.AVS帧间预测亮度插值模块的VLSI实现[J].计算机技术与发展.2009
标签：帧间预测; H.264; 运动估计; UMHexagonS;