导读:本文包含了模乘法器论文开题报告文献综述及选题提纲参考文献，主要关键词:Barrett模约减,Barrett模乘法器,FPGA,硬件描述语言
模乘法器论文文献综述
车文洁,高献伟[1]（2016）在《基于FPGA的进位保留Barrett模乘法器设计与实现》一文中研究指出在有限域上的模算术运算中,乘法运算最基础且最耗时,因此为提高公钥密码体质的运算速度,设计出运算速度快、消耗时间少的模乘法器非常关键。该文设计出进位保留Barrett模乘法器,乘法部分利用进位保留乘法器,求模运算部分利用Barrett约减运算,用硬件描述语言进行FPGA设计与实现,避免了除法运算。对于192位的操作数,完成Barrett模乘需要约186个时钟周期,计算速率可以达到269.17 Mb/s。(本文来源于《电子设计工程》期刊2016年04期）
王吉元,郭松林,潘洪亮[2]（2013）在《基于数模乘法器的电感电容测量方法》一文中研究指出针对测量电感和电容仪器结构复杂,准确度不高的情况,提出了一种高准确度的电感与电容参数的测量方法。测量系统采用数字存储波形发生器技术、模拟-数字乘法器技术将电感与电容值的测量转化为直流电压测量。通过理论推导得到了测量电感与电容值的理论表达式,分析了测量方法误差及影响测量准确度的因素。Matlab仿真结果表明该方法的相对误差基本恒定,测量准确,为准确测量电感与电容值提供了科学依据。(本文来源于《电测与仪表》期刊2013年04期）
朱贤基[3]（2012）在《余数系统模乘法器和后置转换器的设计》一文中研究指出余数系统以其并行性,模块之间无进位关系,模块化等特性而广泛应用于数字信号处理领域。本文针对余数系统的模选择、模通道的乘法单元和后置转换器进行研究。首先,结合语音处理中用到的一个64阶的线性相位双带通滤波器,通过对多个模集合进行比较,考察模集合的模通道运算单元性能,在动态范围比特位为19的FIR滤波器的特定需求下,选择模集合{2n+1-1,2n,2n-1}作为本文的研究对象。针对模2k-1乘法器,应用改进的基-4Booth编码技术和缩小部分积矩阵规模方法,提出了改进的模2k-1乘法器,新的模2k-1乘法器因采用缩小部分积矩阵方法,出现‘0’常数,在Booth编码的过程中可以进一步减少面积开销,理论结果显示新的2k-1乘法器在位宽k为奇数时,可减少面积,且没有增加延时,实验结果表明相比之前的模2k-1乘法器在位宽k为奇数时分别可以减少8.39%,10.74%的面积。最后,研究了余数至二进制的后置转换,采用改进的中国余数定理,调整模集合元素的顺序,提出一种余数至二进制数的后置转换器,这种后置转换器把取模运算减少到只需要一个2n-1取模运算,完全由加法器和少数反相器组成,不需要其他额外的逻辑电路。理论和实验结果表明相对于基于相同的模集合的文献,本文提出的后置转换器在面积-延时积上分别能达到41.75%,60.25%,63.25%,50.75%,24%的提升。(本文来源于《华南理工大学》期刊2012-05-01）
刘建国,管文强,杨同杰,杨晓辉[4]（2011）在《基为64的可扩展模乘法器设计》一文中研究指出针对Tenca提出的基为8的Montgomery模乘器,采用基为64的改进设计,使其在不同运算长度下,运算速度比Tenca的设计平均提高了48%。同时对硬件设计进行了优化,缩短了关键路径的延迟。该设计具有良好的可扩展性,能够支持任意位数的模乘运算,可广泛应用于不同性能和面积需求的公钥密码协处理器设计。(本文来源于《电子技术应用》期刊2011年07期）
胡进,何德彪,陈建华[5]（2010）在《基于高基阵列乘法器的高速模乘单元设计与实现》一文中研究指出蒙哥马利模乘算法是最适合硬件实现的模乘算法,被应用在RSA密码和ECC密码的协处理器设计中。目前性能最高的是高基蒙哥马利模乘算法,分析了高基蒙哥马利算法的实现,提出了一种新的基于高基阵列乘法器的Montgomery模乘高速硬件实现结构,基于这种结构位长为n的比特模乘仅需要约n/w+6个时钟周期,该结构设计的电路只与最小单元有关,在硬件实现时可以大大提高频率,并提高设计的性能,可以设计高速的RSA和椭圆曲线密码大规模集成电路。(本文来源于《计算机工程与设计》期刊2010年06期）
岳旸[6]（2009）在《余数系统模加法器与模乘法器设计》一文中研究指出由于普通二进制系统的有权性,不可避免的存在着随位宽增加而增加的进位延迟。因此,乘加运算模块的进位链往往制约了数字处理系统的速度;而在余数系统(Residue Number System)中,普通二进制系统中的计算表现为位宽大大减小的模运算,各个模运算分支之间具有天然的独立、并行特性,因此,余数系统中的乘加运算延迟大大减小,这在通信和信息处理系统中有着巨大的应用潜力。在余数系统中,模加法器与模乘法器属于最基本也是最重要的算术运算单元,因此提高余数系统中模加法器与模乘法器的性能具有重要意义。本文研究的内容主要有:系统的总结了余数系统的背景及其相关理论;讨论了传统二进制数值表征系统的加法器与乘法器的设计,以及在此基础上的余数系统模加法器与模乘法器的设计方法;并根据本文提出的进位修正算法,实现了余数基为2 n ? (2 n?2+ 1)和2 n ? (2 n?1? 1)的高效模加法器设计方法;同时,结合了余数系统的2P缩放理论,提出了能避免溢出的有符号数在余数系统中具有2P缩放能力的高精度模乘法器的算法及实现。(本文来源于《电子科技大学》期刊2009-04-01）
徐金甫,仲先海,杨洋[7]（2008）在《基于双Booth 2编码的双有限域模乘法器设计与实现》一文中研究指出采用双Booth 2编码技术,对高基radix-16 Montgomery模乘法器进行了优化设计,减小了电路面积,提高了模乘运算速度。使用SMIC0.18μm标准单元工艺库综合后,计算256bit有限域GF(P)上的模乘只需要0.51μs。(本文来源于《电子技术应用》期刊2008年07期）
蒋晓娜,段成华[8]（2008）在《改进的蒙哥马利算法及其模乘法器实现》一文中研究指出模乘运算的速度决定了公钥加密系统和众多通信系统的系统性能。通过分析Walter等学者对蒙哥马利算法的研究成果,得到运算精简基2-MMM算法,实现基于运算精简算法的线性脉动阵列模乘法器。在验证改进算法正确性后,对模乘法器进行功能仿真和综合。用TSMC 0.18μm标准单元库综合,可以工作在200 MHz时钟下,等效单元为42 k门,完成1 024 bit模乘法运算需15 370 ns。(本文来源于《计算机工程》期刊2008年12期）
刘强,佟冬,程旭[9]（2006）在《部分并行的蒙哥马利模乘法器实现研究》一文中研究指出通讯技术的高速发展需要更高性能的密码处理设备.本文系统的研究了利用部分并行的脉动阵列结构实现模乘法器的问题,在分析了各类结构的性能结果的基础上,找到性能最高的和性能-代价比最高的结构配置.结果表明,如果以关键路径延迟×单元面积作为时间-面积代价指标,那么每个运算单元处理一位数据的设计,在0.18μm工艺和0.25μm工艺条件下,具有最高的运算性能,同时也是性价比最高的设计之一.(本文来源于《电子学报》期刊2006年08期）
范益波,曾晓洋,于宇[10]（2006）在《基为16的高速Montgomery模乘法器VLSI设计》一文中研究指出针对Tenca-Todorov-Ko?提出的基为8,按字运算的Montgomery乘法器提出了一种改进方案。该方案在不增加硬件开销的基础上采用基为16的设计,相比Tenca-Todorov-Ko?的设计,平均性能提高26%。同时,在硬件上一方面通过调整数据通路以缩短关键路径延迟,达到时钟频率的提升;另一方面,在FIFO设计中对输入数据进行预处理,最终能节省一半的存储器开销。改进后的设计能应用于各种长度的模乘运算和RSA加密。最后,采用上述设计思想,基于0.25μmCMOS标准单元工艺,设计了一款2048bit的RSA测试芯片。该芯片在125MHz的时钟频率下做一次2048bit模幂的时间为28ms。(本文来源于《通信学报》期刊2006年04期）
模乘法器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对测量电感和电容仪器结构复杂,准确度不高的情况,提出了一种高准确度的电感与电容参数的测量方法。测量系统采用数字存储波形发生器技术、模拟-数字乘法器技术将电感与电容值的测量转化为直流电压测量。通过理论推导得到了测量电感与电容值的理论表达式,分析了测量方法误差及影响测量准确度的因素。Matlab仿真结果表明该方法的相对误差基本恒定,测量准确,为准确测量电感与电容值提供了科学依据。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
模乘法器论文参考文献
[1].车文洁,高献伟.基于FPGA的进位保留Barrett模乘法器设计与实现[J].电子设计工程.2016
[2].王吉元,郭松林,潘洪亮.基于数模乘法器的电感电容测量方法[J].电测与仪表.2013
[3].朱贤基.余数系统模乘法器和后置转换器的设计[D].华南理工大学.2012
[4].刘建国,管文强,杨同杰,杨晓辉.基为64的可扩展模乘法器设计[J].电子技术应用.2011
[5].胡进,何德彪,陈建华.基于高基阵列乘法器的高速模乘单元设计与实现[J].计算机工程与设计.2010
[6].岳旸.余数系统模加法器与模乘法器设计[D].电子科技大学.2009
[7].徐金甫,仲先海,杨洋.基于双Booth2编码的双有限域模乘法器设计与实现[J].电子技术应用.2008
[8].蒋晓娜,段成华.改进的蒙哥马利算法及其模乘法器实现[J].计算机工程.2008
[9].刘强,佟冬,程旭.部分并行的蒙哥马利模乘法器实现研究[J].电子学报.2006
[10].范益波,曾晓洋,于宇.基为16的高速Montgomery模乘法器VLSI设计[J].通信学报.2006
标签：Barrett模约减; Barrett模乘法器; FPGA; 硬件描述语言;