导读:本文包含了多时钟域设计论文开题报告文献综述及选题提纲参考文献，主要关键词:叁维片上网络,带分复用,多时钟,路由策略
多时钟域设计论文文献综述
许川佩,郭荣[1]（2018）在《基于带分复用和多时钟的3D NoC测试规划路由设计》一文中研究指出为高效解决基于带分复用和多时钟策略下的3D NoC测试规划问题,本文对3D NoC测试规划中的路由进行设计.结合NoC结构特点,设计数据传输格式,采用多播技术的XYZ路由策略,设计了基于该策略的资源冲突等待机制.以国际标准测试集ITC’02中的电路作为仿真对象,在功耗和带宽限制下,采用基于改进粒子群算法的带分复用和多时钟策略的3DNoC测试规划对设计的路由进行验证,证明了路由的正确性和有效性.(本文来源于《微电子学与计算机》期刊2018年12期）
宋文强,胡毅[2]（2018）在《FPGA跨时钟域信号同步设计方法研究》一文中研究指出随着FPGA功能越来越复杂,其内部设计经常包含多个异步时钟,将FPGA分割为多个时钟域,不同时钟域之间进行的数据和信号通信引入了跨时钟域问题。本文主要阐述了跨时钟域设计常见问题、跨时钟域信号同步方案,在此基础上从验证工程师角度出发,介绍了如何进行跨时钟域验证的方法和步骤,为更好地进行跨时钟域分析提供了一种思路。(本文来源于《单片机与嵌入式系统应用》期刊2018年09期）
姜黎[3]（2018）在《高速数模电路多时钟系统EMC设计》一文中研究指出该文重点分析了高速数模混合电路多时钟系统EMC设计方法,从布局布线、屏蔽效能和阻抗匹配等综合手段优化了PCB的布层布局方案,同时在信号完整性和电源完整性角度进行了兼容问题分析,通过具体实例给出指标性能对比,验证了该综合EMC处理手段具有重要意义和实用价值。(本文来源于《电子质量》期刊2018年03期）
李贞妮,李晶皎,王爱侠,钟顺达[4]（2018）在《片上网络跨时钟域的高速数据通信接口设计》一文中研究指出为了解决跨时钟域问题对基于片上网络的高速数据传输造成的功能误差,提出了一种新的片上网络跨时钟域高速数据通信接口电路。针对采用多电压频率岛分配方案的异步片上网络,将多路选择器模块和基于令牌环的环形异步FIFO相结合构成跨时钟域高速数据通信接口电路。实验结果表明,该算法及电路设计能够有效减小亚稳态的影响,增加片上网络系统数据传输的吞吐率,满足用于视频采集和处理系统的片上网络对大数据量和高速度数据码流进行实时传输的需求。(本文来源于《单片机与嵌入式系统应用》期刊2018年03期）
赵旸,梁步阁,杨德贵,赵党军[5]（2018）在《多时钟系统下跨时钟域同步电路的设计》一文中研究指出针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题,分析了以往的优化方法的优缺点,然后从电路的角度出发,提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单,可靠性高,通过仿真实验和实测实验验证,能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发,且很好地解决了亚稳态等问题。(本文来源于《电子技术应用》期刊2018年02期）
王利祥[6]（2017）在《FPGA设计中跨时钟域的问题与方法》一文中研究指出随着科学技术的发展,在FPGA设计中多时钟设计是一个经常遇到而且因为功能的需要无法避免问题。在不同时钟域之间传输数据或者控制信号,如果对其中出现的特殊情况估计不足,将会对设计造成灾难性的后果。因此,设计人员在设计电路时必须加入相应的同步机制,确保信号在跨时钟域传输时能够可靠进行。本文从触发器时序理论基础为出发点,分析研究数字化电路设计中跨时钟域传输信号时亚稳态现象产生的原因以及危害,然后分析和研究了解决跨时钟域传输过程中遇到的各种同步技术,分析和比较在不同场合的应用以及各自的优缺点。(本文来源于《电子技术与软件工程》期刊2017年24期）
刘勇[7]（2017）在《基于FPGA的数据采集系统中跨时钟域设计的研究》一文中研究指出随着数字电路系统设计复杂性的增加,一个系统中存在多个时钟域,而信号在不同的时钟域之间进行传递时会带来由跨时钟域引起的亚稳态,从而导致对下一级逻辑电路的影响。本文论述了在基于FPGA的数据采集系统设计中对跨时钟域信号处理的几种方式,从而尽可能的保证了信号在跨时钟域设计中的稳定性。(本文来源于《数码世界》期刊2017年04期）
胡龙[8]（2017）在《基于数字下变频的多比特数据跨时钟域设计与验证》一文中研究指出在现代ASIC以及FPGA设计中,随着数字系统的日益复杂,设计规模达到千万门级甚至更大的规模。电路内部会用到多个时钟,不同时钟在频率和相位上会有很大区别,如果要在两个不同时钟域之间进行数据传输,可能会引发数据传递错误,产生亚稳态的传播,引起功能错误,甚至有可能使整个系统的无法正常运行以致崩溃。而对于大多数的EDA工具来说,尤其是后端综合工具,由于在发现错位时不能确定是否是由于触发器处于亚稳态所引起,因此,在判定这样的异步信号是否能够满足触发器的保持时间和建立时,就使得设计变得不可靠。尽管跨时钟域同步处理设计并不属于新提出的要求,但随着多时钟域越来越常见和复杂化和大规模集成加上对性能的严格要求以及频率调节使得跨时钟域同步处理设计越来越重要。代码设计人员需要根据特定的需求人为地加入某种机制,以保证数据传递的正确性,这也就是本文需要讨论的主要内容:跨时钟域信号的同步。在这样的背景下,论文首先介绍了3种单比特跨时钟实现方式。然后介绍了4种多比特数据跨时钟域处理方法,包括格雷码,握手信号,异步FIFO以及RAM,并分析了各自的优缺点。论文工作的重点是研究基于数字中频中的数字下变频跨时钟域处理。数字下变频的主要功能是从输入的宽带数据流的数字中提取所需的窄带信号,将其下变频为数字基带信号,并转换成较低的数据流,提供给基带处理单元进行实时数据处理。数据分16载波,对齐后传输给BBU的数据载波,所以要求链路延时稳定,相邻帧头之间的延时固定为10ms,同时当系统由异常恢复正常,系统也能够迅速恢复正常。考虑到做跨时钟域处理时延时抖动,即正确采到跨时钟域信号的时间是不确定的,这就给数字下变频的跨时钟域处理带来了困难,所以如何控制多比特数据跨时钟域延时尤为关键。对于这类问题多比特数据跨时钟域处理,以往的设计中通常采用的是异步FIFO,但FIFO不能满足延时稳定的设计需求,所以本文在总结这些已有的跨时钟域同步处理方法的基础上,提出了一种用RAM处理跨时钟域的的同步机制,并且搭建针对多比特跨时钟域设计的验证平台。具体是对于同样的设计需求,用异步FIFO和RAM分别实现跨时钟域处理。异步FIFO跨时钟域处理包括异步FIFO的实现,以及读写逻辑产生。而RAM跨时钟域同步处理主要是通过读对于写的控制从而达到数据准确传输的目的。最后通过验证,发现异步FIFO跨时钟域处理时,不能满足链路延时稳定的要求,而RAM则能够很好的达到延时稳定和帧头周期固定要求。并且简化了用于的逻辑处理电路的复杂度,达到在不同情况下采取不同的跨时钟域处理方法达到跨时钟数据传递的延时稳定和帧头周期固定的目的。(本文来源于《西安电子科技大学》期刊2017-04-01）
焦芳,张玥,严韫瑶,严伟[9]（2016）在《多时钟域并行测试控制器的设计》一文中研究指出采用了IEEE1149中TAP控制器的概念与IEEE1500 wrapper的概念相结合,设计出一款基于IEEE1500测试标准同时兼容IEEE1149测试标准的测试控制器,并设计了满足不同时钟域同时并行配置通用寄存器的功能,可以节省多个时钟域串行配置寄存器的时间,提高了测试效率。结果中的verdi仿真图表明文章所设计的测试结构达到了预期。(本文来源于《电子技术应用》期刊2016年09期）
覃晓莹,郑湘南,王政集,粟涛[10]（2015）在《多模式多时钟域芯片的物理设计方法》一文中研究指出为了降低测试成本和难度,提高质量和成品率,量产芯片一般包含存储器内建自测试(MBIST)模式和扫描链测试(Scan Chain Test)模式。另一方面,随着芯片集成的功能不断增多,设计时一般会采用多个不同时钟。针对这种情况,本文提出了一种通过改变时序约束,实现此类芯片多模式归一化的物理设计方法,称为混合模式(Mix-mode)。把该方法运用到一款基于130 nm工艺的视频后处理专用芯片上,采用Synopsys IC Compiler(ICC)工具进行布局布线。结果表明,与采用ICC工具提供的多模式(Multi-Mode)设计方法相比,采用该方法完成的物理版图在工具运行时间、时序、功耗、面积、总线长等方面都有更好的结果。(本文来源于《中山大学学报(自然科学版)》期刊2015年03期）
多时钟域设计论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着FPGA功能越来越复杂,其内部设计经常包含多个异步时钟,将FPGA分割为多个时钟域,不同时钟域之间进行的数据和信号通信引入了跨时钟域问题。本文主要阐述了跨时钟域设计常见问题、跨时钟域信号同步方案,在此基础上从验证工程师角度出发,介绍了如何进行跨时钟域验证的方法和步骤,为更好地进行跨时钟域分析提供了一种思路。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
多时钟域设计论文参考文献
[1].许川佩,郭荣.基于带分复用和多时钟的3DNoC测试规划路由设计[J].微电子学与计算机.2018
[2].宋文强,胡毅.FPGA跨时钟域信号同步设计方法研究[J].单片机与嵌入式系统应用.2018
[3].姜黎.高速数模电路多时钟系统EMC设计[J].电子质量.2018
[4].李贞妮,李晶皎,王爱侠,钟顺达.片上网络跨时钟域的高速数据通信接口设计[J].单片机与嵌入式系统应用.2018
[5].赵旸,梁步阁,杨德贵,赵党军.多时钟系统下跨时钟域同步电路的设计[J].电子技术应用.2018
[6].王利祥.FPGA设计中跨时钟域的问题与方法[J].电子技术与软件工程.2017
[7].刘勇.基于FPGA的数据采集系统中跨时钟域设计的研究[J].数码世界.2017
[8].胡龙.基于数字下变频的多比特数据跨时钟域设计与验证[D].西安电子科技大学.2017
[9].焦芳,张玥,严韫瑶,严伟.多时钟域并行测试控制器的设计[J].电子技术应用.2016
[10].覃晓莹,郑湘南,王政集,粟涛.多模式多时钟域芯片的物理设计方法[J].中山大学学报(自然科学版).2015