导读:本文包含了异步微处理器论文开题报告文献综述及选题提纲参考文献，主要关键词:NCL异步电路,80C51微处理器,低功耗,低电压
异步微处理器论文文献综述
奚锦程[1]（2016）在《低功耗异步80C51微处理器设计》一文中研究指出低电压是微处理器低功耗设计最有效的方法之一。工艺参数波动对电路延时的影响随着电压的降低而增大,同步电路需要保留额外的时序余量来保证其功能正确,由此导致的性能下降成为低电压设计的瓶颈。异步电路通过握手保证时序的正确性,虽然面积开销较大,但可以自适应工艺参数波动带来的影响,在低电压下具有高性能低功耗的特点,适合应用于低电压微处理器设计。本文使用定制NCL(Null Convension Logic)单元与双轨数据编码设计了基于SMIC 40nm的低功耗异步80C51微处理器。首先根据异步电路的结构,建立异步电路的延时和功耗模型,论证了异步电路低电压下相对同步电路性能和功耗上的优势。通过不同类型的异步电路模型对比,确定了采用NCL逻辑异步电路的技术路线。其次,异步80C51微处理器设计使用了全新的精简叁级流水架构,简化了流水线结构,增加了组合逻辑的级数,降低了局部工艺参数波动对延时的影响,并降低了功耗。在寄存器堆设计中,通过对寄存器堆中相同功能的寄存器进行合并,降低了寄存器堆的功耗。采用分支电路优化的方法,对微处理器中电路中的冗余反馈逻辑进行了精简,降低了分支电路中寄存器的功耗。运算单元采用了Wavefront steering技术优化了组合逻辑,提高了微处理器的能效。最后使用静态逻辑设计了NCL单元库,优化了单元尺寸,并基于UNCLE工具完成异步80C51微处理器的综合。搭建了异步电路仿真验证平台,以同步80C51为参照,对异步80C51的性能和功耗进行了对比。在0.6V工作电压,异步80C51的能量延时积相对同步80C51有14.2%的提升。最后验证了异步微处理器性能功耗随电压的变化,结果表明,在更低的电压下,异步80C51相对同步80C51在性能和功耗上都有着更加明显的优势。(本文来源于《东南大学》期刊2016-06-18）
李德惠[2]（2013）在《基于异步语言Balsa的异步微处理器设计研究》一文中研究指出随着集成电路制造工艺不断进步，处理器设计已经进入了SoC时代。由于异步电路没有时钟，具有功耗低、速度快、兼容性好和抗电磁干扰等特点，近年来又成为研究的目标。本文对异步电路系统设计的关键技术进行了研究，讨论了异步电路握手协议、异步电路延时模型和基于异步语言Balsa的设计方法。在对微控制器指令系统、内核结构、执行过程深入分析的基础上，按照自顶向下的模块化设计流程，完成了微处理器的算术逻辑单元，寄存器，译码器等关键模块的设计，实现了采用异步Balsa语言设计的异步微处理器核，并在Xilinx的集成环境下对全异步微处理器进行了功能仿真。为了与资源丰富的同步IP组成SoC系统，论文在接口设计中，提出了同异步接口设计方法，并完成基于四项双轨协议的同步转异步、异步转同步的接口设计，并应用于设计的异步微处理器。本文设计的全异步微处理器，在指令的执行效率、最高握手频率、静态功耗和抗干扰方面都有一定优势。采用的基于异步语言Balsa的设计方法对异步电路的设计和应用具有一定的实用价值。(本文来源于《西安电子科技大学》期刊2013-01-01）
苏博,石伟,王志英,任洪广,王友瑞[3]（2012）在《“腾越-Ⅱ”嵌入式异步微处理器的设计与实现》一文中研究指出嵌入式系统对处理器功耗开销有严格的限制,异步电路技术可以作为设计低功耗处理器的有效方法之一。针对嵌入式多媒体应用,本文设计实现了一款低功耗异步微处理器——腾越-Ⅱ。处理器中包含一个异步TTA微处理器内核、一个同步TTA微处理器内核、两个存储控制器和多个外部通信接口。异步内核通过基于宏单元的异步电路设计方法实现,其它部分通过基于标准单元的半定制设计流程实现。处理器芯片采用UMC0.18μmCMOS工艺实现,基片面积为4.89×4.89mm2,工作电压为1.8V。经测试,处理器工作主频达到200MHz,且异步内核的功耗开销低于同步内核的50%。(本文来源于《计算机工程与科学》期刊2012年07期）
任洪广[4]（2012）在《数据驱动异步微处理器设计关键技术研究》一文中研究指出随着半导体工艺尺寸的不断减小,单个芯片上可以集成的晶体管数目越来越多,同步电路设计遇到的时钟偏差、功耗过大以及可靠性降低等问题也日益突出。异步电路使用本地握手信号来控制电路各模块操作的时序,从根本上解决了同步电路设计面临的问题。相对同步电路而言,异步电路具有功耗低、性能好、鲁棒性高和电磁兼容性好等优势。因此,异步电路技术在未来微处理器发展过程中的应用将越来越广泛。目前,异步微处理器设计发展仍面临诸多挑战,其中最主要是缺少相应的CAD工具的支持。本文针对数据驱动异步微处理器设计与分析中的关键问题,对数据驱动异步电路中的关键路径分析、死锁检测、模拟评估、粗粒度数据驱动异步电路设计流程等关键技术进行了广泛而深入的研究,并实现了数据驱动异步微处理器原型,取得的主要研究成果包括：1.提出了一种自动化的数据驱动异步电路关键路径分析方法。基于数据驱动异步电路设计工具Teak,利用异步电路模块化特点,在部件级和门级分别进行分析,利用宽度优先搜索算法将电路中的组合环路打开,然后采用多源最长路径算法分析出相邻锁存器之间的路径长度,根据关键路径阀值来确定关键路径。该分析方法可以在多项式时间内对数据驱动异步电路中的延迟分布情况进行自动化分析。在关键路径分析基础上实现了一种基于关键路径的锁存器插入方法,实验结果表明该锁存器插入方法有效提高了电路的吞吐率2.提出了一种基于结构的数据驱动异步电路死锁检测方法。针对传统异步电路死锁检测方法面临的状态空间爆炸问题,本文通过分析电路的结构特征,而非电路的状态特征,给出无死锁的良定义Steer-Merge-Fork-Join (SMFJ)部件网络的结构特征,并确定良定义SMFJ部件网络的充要条件。同时,本文分析了SMFJ部件网络中通道的Slack弹性,为SMFJ部件网络引入流水机制。最后,在数据驱动异步电路设计工具Teak中实现了一种自动化的死锁检测方法。实验结果表明,基于结构的死锁检测方法与传统的基于状态空间的方法相比具有明显的检测效率优势。3.提出了一种基于事件行为模型的数据驱动异步电路模拟评估方法。对电路性能进行验证评估最直接的途径就是模拟,然而目前还没有专门针对异步电路的模拟评估工具,设计者往往采用同步模拟工具对异步电路在设计后期进行模拟,其时间开销很大。本文针对数据驱动异步电路提出事件行为模型,该模型构造过程中包含有门级延迟信息。基于该模型实现了一款事件驱动模拟器ESim用于对异步电路的模拟和性能评估。同时,根据模拟过程中的执行轨迹,实现了对异步电路性能的优化。实验表明,ESim模拟器可以对电路性能进行快速评估,并且在异步电路性能优化方面具有很强的指导意义。4.提出了一种粗粒度的数据驱动异步电路设计流程。本文融合之前提出的关键路径分析、死锁检测和模拟评估技术,提出一套完整的粗粒度数据驱动异步电路设计流程。与语法指导的异步电路设计流程不同,该流程基于基本数据驱动部件,聚合数据处理部件,实现一种粗粒度的控制模式,简化了电路中的控制开销,提高了电路性能。同时,该流程与基于同步电路设计的流程不同,采用本文流程实现的异步电路不需要进行延迟匹配,保持了异步电路的准延迟无关特性,具有良好的鲁棒性。为了验证粗粒度数据驱动异步电路设计流程及其关键支撑技术的可行性和有效性,本文基于该流程实现了一款安全异步微处理器原型NanoSpa,其中运用了关键路径分析技术、基于结构的死锁检测技术以及基于事件行为模型的高层模拟评估技术等,实验结果表明使用粗粒度数据驱动异步电路设计流程可以实现高效能的异步微处理器。(本文来源于《国防科学技术大学》期刊2012-03-01）
石伟,陈芳园,王志英,任洪广,苏博[5]（2011）在《基于TTA的异步微处理器设计及其VLSI实现》一文中研究指出本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下采用基于宏单元的异步集成电路设计方法实现了该异步微处理器.实验结果表明提出的数据源选择技术能够有效保证异步TTA微处理器正确执行,同时异步TTA计算内核功耗仅为相应同步计算内核功耗的40%左右.(本文来源于《电子学报》期刊2011年02期）
石伟[6]（2010）在《基于数据触发的多核异步微处理器关键技术研究》一文中研究指出随着VLSI技术的迅猛发展与应用需求的不断提高,单纯依靠提高主频已经很难进一步提高微处理器的性能,采用以多核微处理器为代表的先进体系结构已经逐渐成为提高微处理器性能的主要途径。但是,多核微处理器中功耗、时钟偏移等问题将越来越严重。异步电路具有天然的低功耗优势且不存在时钟偏移问题,使得多核异步微处理器必然成为未来微处理器发展的一个重要方向。尽管如此,多核异步微处理器设计研究尚存在一系列科学问题亟待解决,主要包括异步电路设计方法学、异步计算内核体系结构、异步互连网络结构、多核异步微处理器功耗性能评测等。针对多核异步微处理器体系结构面临的核心理论与设计实现问题进行研究,可为未来多核异步微处理器芯片的设计与实现提供坚实的理论和技术基础,具有重要的理论意义和应用价值。本文基于数据触发体系结构,对多核异步微处理器体系结构展开了深入的研究。首先研究了异步电路设计方法,高效的异步电路设计方法是开展异步集成电路设计的关键。其次,对异步数据触发计算内核与异步互连网络结构分别进行研究。最后,提出了一个多核异步微处理器原型并进行功耗评估。本文所取得的研究成果主要有：1、提出了一种基于宏单元的异步电路设计自动化流程及功耗性能优化方法。针对基于宏单元的异步电路设计流程存在自动化程度低的问题,提出了一种自动化的异步电路设计流程。该流程直接对HDL代码处理生成数据通路,然后再进行逻辑综合。因此,在综合时可以分别为每一级流水段设定单独的综合优化目标,进而充分优化每一流水段的延迟,能够得到性能更优的异步电路。并且该流程不受制造工艺的影响,具有更广的应用范围。针对异步流水线中存在功耗及性能冗余的问题,提出了一种异步电路功耗、性能优化方法。其主要思想是将操作数特征及操作行为特点引入到异步电路设计中,从而达到优化目的。通过对DLX流水线进行异步实现,验证了本文提出的异步电路设计方法及优化方法。2、提出了一种基于数据触发的异步计算内核体系结构并设计实现了一款异步数据触发微处理器芯片。该体系结构将数据触发体系结构和异步电路设计有机融合,能够同时探索指令级、数据级与微操作级并行,并具有低功耗的特点。但是异步数据触发体系结构中的指令之间不存在显式的相关性,可能导致运算结果错误。为了保证正确性,提出了一种数据源选择策略。该数据源选择策略显式指明指令之间的先后关系并将运算结果缓冲,然后在使用结果时从结果缓冲中选择正确的结果。通过对一款异步微处理器芯片腾越-Ⅱ的设计实现,验证了提出的异步数据触发体系结构具有较高的性能与较低的功耗；同时,也验证了数据源选择策略能够保证基于数据触发体系结构的异步微处理器正确执行。3、提出了一种基于层次位线缓冲的高性能低功耗片上异步路由器结构。通过对传统路由器的缓冲结构分析,提出了一种具有较高灵活性与较低硬件开销的基于层次位线的片上缓冲结构。基于提出的层次位线缓冲,首先设计实现了一款同步片上路由器,从而验证了层次位线缓冲的结构优点。缓冲资源不仅能够为多个端口共享使用,提高了资源利用效率；而且能够采用电源门控等技术降低空闲缓冲功耗。然后,基于层次位线缓冲设计实现了一款异步片上路由器。层次位线缓冲的结构与异步路由器的缓冲结构能够达到很好地统一,从而可以采用层次位线缓冲与移位寄存器缓冲相结合的方式来实现异步路由器的缓冲。采用这种缓冲结构能够获得更低的功耗及更简单的实现方式。4、提出了一种异步电路功耗评估模型并设计了一款基于数据触发体系结构的多核异步微处理器原型。通过对异步数据触发内核与异步互连网络的结构进行分析,建立了一种指令级与体系结构级相结合的异步电路功耗模型。异步电路功耗模型的一个重要特点是采用握手部件功耗模型替换原有的全局时钟功耗模型。在此基础上,将异步电路功耗模型集成到基于数据触发体系结构的多核原型模拟器中,对多核异步微处理器的功耗展开研究。模拟结果表明,提出的功耗评估方法速度较快,非常适合设计初期的功耗评估及设计优化；同时也验证了异步电路的天然低功耗优势。本文通过对异步电路设计方法、异步计算内核、异步互连网络及多核异步微处理器原型的研究,对多核异步微处理器的设计实现进行了有益的探索。本文的实现、验证和评估结果表明,异步电路技术能够有效解决多核微处理器面临的多种问题。并且,本文提出的技术能够很好地应用于多核异步微处理器的设计与实现。(本文来源于《国防科学技术大学》期刊2010-10-01）
石伟,王友瑞,陈芳园,任洪广,陆洪毅[7]（2009）在《低功耗微处理器中异步流水线设计》一文中研究指出随着工艺的不断进步及芯片上资源的不断增加,微处理器设计遇到了一系列问题:为芯片提供一个全局时钟网络越来越困难,时钟扭曲等问题越来越突出,芯片的功耗问题越来越严重。上述这些因素促使人们将注意力逐渐转向异步电路设计。在设计异步微处理器过程中,异步流水线的设计是一个非常重要的问题。首先总结了微处理器设计中出现的各种流水线结构,并给出了相应的异步实现;然后提出了一种异步流水线设计流程,用于加速异步流水线的设计;最后利用提出的流程设计实现了几种异步功能单元,实验结果表明异步电路能够有效降低电路的功耗。(本文来源于《国防科技大学学报》期刊2009年05期）
刘涛,张盛兵,黄小平[8]（2009）在《微处理器中异步FIFO的一种优化方法》一文中研究指出在VLSI电路设计中,一个系统包含了多个时钟域,如何在这些不同的时钟域之间传递数据成了一个重要问题;在微处理器总线接口等多时钟系统中,采用异步FIFO传递数据是一种安全高效的方法,提出了一种优化的异步FIFO设计,以异步的方式产生标志信号,根据排队论确定最优的FIFO深度,并引入门控时钟技术降低了动态功耗;与其它设计相比,电路结构简单,在面积和功耗方面得到了改善,可以广泛在嵌入式微处理器中使用。(本文来源于《计算机测量与控制》期刊2009年01期）
王友瑞[9]（2008）在《传输触发微处理器异步功能单元的设计与实现》一文中研究指出日趋复杂化和多元化的嵌入式应用对嵌入式微处理器的性能、功耗、成本等各项指标提出了更高的需求。已成熟应用的嵌入式微处理器体系结构及设计技术因此而面临着极大的挑战,嵌入式微处理器设计者必须寻求新的嵌入式微处理器体系结构以及新的电路设计方法,以灵活满足应用对于嵌入式微处理器越来越高的要求。本文针对嵌入式多媒体应用,将传输触发体系结构和异步电路技术有机融合,首先探讨了面向多媒体应用的传输触发微处理器体系结构,并采用异步电路技术对其中的关键功能单元进行了设计与实现,最后提出了一种基于异步功能单元的传输触发微处理器原型结构。(1)首先,本文针对多媒体应用的特点,确定了面向多媒体应用的传输触发微处理器体系结构参数。传输触发微处理器内核具有模块化、结构简单、设计灵活等优点。通过对多媒体应用程序进行分析,得到对传输触发微处理器体系结构设计有意义的特征参数,为设计面向多媒体应用的传输触发微处理器提供了指导信息。基于应用程序分析结果,本文给出了传输触发微处理器体系结构框架,其功能单元比例和各种具体参数配置均符合多媒体应用对嵌入式微处理器体系结构的需求。(2)其次,本文采用基于宏单元的异步电路设计流程在0.18μm工艺条件下设计实现了一款32位异步子字并行乘累加单元。该单元的数据通路采用特殊的部分积生成电路,通过把累加数作为部分积添加到压缩树,减少了一级累加的延迟;而且由于采用异步电路设计,该单元的功耗相比对应的同步单元具有较大的优势。(3)同时,本文设计了一款32位异步子字并行ALU单元。该单元能完成算术、逻辑、移位和多媒体扩展等运算。由于加法器是ALU单元的核心功能部件,它的性能决定着整个ALU单元的性能,所以本文主要对子字并行加法器进行了设计。在0.18μm工艺条件下的评测结果表明,该异步单元在性能上和具有相同数据通路的同步ALU单元相当,在功耗方面则具有相当大的优势。(4)最后,本文提出了基于异步功能单元的传输触发微处理器原型结构。在面向多媒体应用的传输触发微处理器体系结构基础上,通过设计异步功能单元封装模块,将本文设计实现的异步子字并行乘累加单元和异步子字并行ALU单元应用到传输触发微处理器中,提出了基于异步功能单元的传输触发微处理器原型结构。这种结构融合了传输触发体系结构和异步电路的优点,因而为要求高性能、低功耗的嵌入式应用领域提供了一种非常好的设计模板。为探讨异步功能单元对传输触发微处理器各方面参数的影响,本文给出了这种结构的初步评估。(本文来源于《国防科学技术大学》期刊2008-11-01）
张妤[10]（2008）在《异步RISC微处理器核设计关键技术研究》一文中研究指出处理器是计算机系统最核心的部件,同步处理器在过去几十年间获得了突飞猛进的发展。然而,随着特征尺寸的不断减小和电路规模的不断增加,时钟偏移、最坏速度、系统功耗及电磁辐射等问题日益成为同步处理器性能提高的瓶颈。因此,能较好地解决上述问题的异步处理器设计技术逐渐成为世界范围内的研究热点。我国的处理器设计刚刚起步,而异步处理器的设计则处于起步前的探索阶段。本文针对异步RISC微处理器的设计技术进行研究,采用自顶向下的方法设计实现了一款带有Booth乘法器、桶式移位器、经典5级带反馈流水线、具有中断和例外管理功能、采用四相数据绑定握手协议和匹配延迟等技术的异步RISC微处理器核。本文完成的主要工作包括:论文紧紧围绕微处理器设计中具有“异步”和“RISC”特色的关键技术进行研究。论文首先研究了异步电路设计原理,对握手协议、延迟模型、指示原则及马勒流水线等进行深入分析;然后研究了RISC单发射微处理器的特点,重点研究了指令系统、流水线组织以及中断和例外管理。论文对异步微处理器的体系结构、异步流水线结构和异步功能单元的设计进行了研究。论文在对异步流水线控制、死锁、数据相关、转移相关、中断与例外、异步功能单元设计等关键问题进行了深入研究的基础上,给出了较为详尽的设计方案。论文用异步电路硬件描述语言Balsa对所做设计进行了建模,并完成了ASIC综合。论文采用基于仿真的验证方法,从单元验证和结构验证两个方面,分别设计验证程序,对所设计的异步微处理器进行了功能验证。论文在研究、设计、建模和验证过程中针对出现的问题提出了以下一些策略或方法:论文对流水线的共有问题和异步流水线特有的新问题进行分析,在此基础上提出了一种异步流水线控制策略,该策略能对异步流水线控制问题提供较好的解决方案:针对异步电路中特有的死锁问题,论文提出了一种建立死锁模型的方法,通过该死锁模型可以快速定位死锁原因:针对RISC微处理器中所有数据相关难以考虑周全的现状,论文提出了一种基于指令事件类的数据相关彻查方法,该方法既能找到所有情况的数据相关,又有较小的彻查工作量;论文结合本设计的指令构成和流水线事件的特点,提出了一种基于指令事件类的验证程序生成方法,该方法具有针对性强、功能覆盖率高、仿真时间短等优点。实验结果表明,本文设计的异步RISC微处理器核功能正确,与对应的同步微处理器核相比,本设计既有较好的性能和扩展性,又有较高的功率效率。(本文来源于《解放军信息工程大学》期刊2008-04-21）
异步微处理器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着集成电路制造工艺不断进步，处理器设计已经进入了SoC时代。由于异步电路没有时钟，具有功耗低、速度快、兼容性好和抗电磁干扰等特点，近年来又成为研究的目标。本文对异步电路系统设计的关键技术进行了研究，讨论了异步电路握手协议、异步电路延时模型和基于异步语言Balsa的设计方法。在对微控制器指令系统、内核结构、执行过程深入分析的基础上，按照自顶向下的模块化设计流程，完成了微处理器的算术逻辑单元，寄存器，译码器等关键模块的设计，实现了采用异步Balsa语言设计的异步微处理器核，并在Xilinx的集成环境下对全异步微处理器进行了功能仿真。为了与资源丰富的同步IP组成SoC系统，论文在接口设计中，提出了同异步接口设计方法，并完成基于四项双轨协议的同步转异步、异步转同步的接口设计，并应用于设计的异步微处理器。本文设计的全异步微处理器，在指令的执行效率、最高握手频率、静态功耗和抗干扰方面都有一定优势。采用的基于异步语言Balsa的设计方法对异步电路的设计和应用具有一定的实用价值。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
异步微处理器论文参考文献
[1].奚锦程.低功耗异步80C51微处理器设计[D].东南大学.2016
[2].李德惠.基于异步语言Balsa的异步微处理器设计研究[D].西安电子科技大学.2013
[3].苏博,石伟,王志英,任洪广,王友瑞.“腾越-Ⅱ”嵌入式异步微处理器的设计与实现[J].计算机工程与科学.2012
[4].任洪广.数据驱动异步微处理器设计关键技术研究[D].国防科学技术大学.2012
[5].石伟,陈芳园,王志英,任洪广,苏博.基于TTA的异步微处理器设计及其VLSI实现[J].电子学报.2011
[6].石伟.基于数据触发的多核异步微处理器关键技术研究[D].国防科学技术大学.2010
[7].石伟,王友瑞,陈芳园,任洪广,陆洪毅.低功耗微处理器中异步流水线设计[J].国防科技大学学报.2009
[8].刘涛,张盛兵,黄小平.微处理器中异步FIFO的一种优化方法[J].计算机测量与控制.2009
[9].王友瑞.传输触发微处理器异步功能单元的设计与实现[D].国防科学技术大学.2008
[10].张妤.异步RISC微处理器核设计关键技术研究[D].解放军信息工程大学.2008