导读:本文包含了全差分运放论文开题报告文献综述及选题提纲参考文献，主要关键词:嵌套式,斩波运放,低噪声,低失调
全差分运放论文文献综述
张阳[1]（2018）在《适用于低通跨阻滤波器的低噪声低失调斩波全差分运放》一文中研究指出零中频接收机的核心模块低通跨阻滤波器需要低噪声低失调的全差分运放,针对传统全差分运放具有高噪声高失调的缺点,设计了一种嵌套式斩波全差分运放。基于hlmc40lp工艺,通过Spectre仿真工具进行仿真与验证。斩波频率fchopper,low=1 k Hz、fchopper,high=1 MHz时的仿真结果表明,设计的运放具有较低的输入等效噪声(输入等效噪声功率谱密度在100 Hz处仅为7.668 n V/sqrt(Hz)),较低的输入失调电压(1.007 V),运放的开环增益为84.6 d B,运放的增益带宽积为140 MHz。(本文来源于《电子产品世界》期刊2018年08期）
周吉,龚敏,高博[2]（2016）在《一款高增益、低功耗、宽带宽全差分运放设计》一文中研究指出基于SMIC 0.18μm工艺模型设计了一种低电压1.8 V下的高增益、低功耗、宽输出摆幅、宽带宽的运算放大器电路。采用增益自举技术的折迭共源共栅结构极大地提高了增益,并采用辅助运放电流缩减技术有效地降低了功耗,且具有开关电容共模反馈(SC-CMFB)电路。在Cadence spectre平台上仿真得到运放具有极高的开环直流增益(111.2 d B)和1.8 V的宽输出摆幅,单位增益带宽576 MHz,相位裕度为58.4°,功耗仅为0.792 m W,在1 p F的负载时仿真得到0.1%精度的建立时间为4.597 ns,0.01%精度的建立时间为4.911 ns。(本文来源于《电子与封装》期刊2016年05期）
雷鉴铭,胡北稳,桂涵姝,张乐[3]（2013）在《采用新型低成本共模反馈电路的全差分运放设计》一文中研究指出设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折迭共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35μm工艺.后仿结果表明,放大器直流增益为100dB,负载为3pF时单位增益带宽为359MHz,相位裕度为68°,建立时间为12.3ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.(本文来源于《浙江大学学报(工学版)》期刊2013年10期）
成东波,孙玲玲,洪慧,韩健[4]（2010）在《一种采用增益增强技术的全差分运放设计和实现》一文中研究指出设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器。该运算放大器主要由叁个折迭式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成。运算放大器采用chartered0.35μmCMOS工艺实现,仿真结果表明运放开环增益为106.8dB,单位增益带宽为58MHz,相位裕度为79°(负载Cload=1pF)。对流片运放进行测试和分析,运算放大器测试指标和仿真指标基本接近,较好达到预先的设计要求。(本文来源于《电子器件》期刊2010年06期）
白文娟,王子欧,华京[5]（2010）在《一种新型的0.5V全差分运放的设计》一文中研究指出提出一种新型的工作在0.5V电源电压下两级低压全差分运放,该运放结构是带有共模反馈的密勒补偿运放,拥有更强的抗噪声能力和共模电源电压抑制能力,带宽更大,提高了系统的稳定性。输入信号由晶体管的栅极加入,这点与传统的电路结构相吻合,并采用衬底自偏置解决了阈值电压对电源电压降低的限制,更易于实现。该运放结构是基于SMIC0.18μm标准CMOS工艺,HSpice仿真结果表明,这种结构的开环增益可以达到76dB,单位增益带宽150MHz。(本文来源于《现代电子技术》期刊2010年04期）
李佳,万祥义,石广源[6]（2009）在《全差分高增益运放的设计》一文中研究指出在3.3 V电源电压下采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计了一个单级全差分运算放大器.所设计的运放采用了增益提升技术,其主运放为一个带有开关电容共模反馈的全差分折迭-共源共栅运放,两个简单的连续时间共模反馈电路的运放作为辅运放用来提升主运放的开环增益.仿真结果表明,所设计的运放直流增益可达110 dB,单位增益带宽为5 MHz.(本文来源于《辽宁大学学报(自然科学版)》期刊2009年01期）
苏立,仇玉林[7]（2006）在《一种全差分增益提升运放的设计与建立特性优化》一文中研究指出在2.5V电源电压下采用中芯国际(SMIC)0.25μm混合信号CMOS工艺设计了一个单级全差分运算放大器。所设计的运放采用了增益提升技术,其主运放为一个带有开关电容共模反馈的全差分折迭-共源共栅运放,两个带有连续时间共模反馈的全差分折迭-共源共栅运放作为辅运放用来提升主运放的开环增益。此外,本文还提出了一种可用于增益提升运放高速设计的基于仿真的优化方法。仿真结果表明,所设计运放的直流增益可达102dB,单位增益频率为822MHz;通过高速优化,其达到0.1%精度的建立时间为4ns。(本文来源于《电子器件》期刊2006年01期）
高涛[8]（2005）在《高增益CMOS全差分运放的研究和设计》一文中研究指出当前电子产品,特别是半导体集成电路芯片的需求日益广泛,在性能方面的要求也越来越高,这使得我们从电路结构、材料、工艺等多个方面考虑来加以改进。对产品内部的电路结构进行优化设计,就是一个很重要的出发点。由于运算放大电路是许多模拟系统和混合数字信号系统中的一个完整部分,而且也是构成这些系统的基本单元,所以在进行设计和优化中占据着一个重要的位置。运算放大器单元性能的提高,能够使得整个系统的性能上一个台阶。目前国内外的研究工作不是很多,而且主要集中在高速的信号处理以及低功耗等应用环境,这些都是可以进行突破的领域。本文先从CMOS 运算放大电路的基本参数出发,介绍了运算放大器的主要指标:开环增益、输出摆幅、转换速率、噪声等,这些参数是对电路性能好坏的界定。其次,分析了目前常见的全差分放大电路结构,主要有基本的全差分结构、折迭式结构(folded-casecod)、套筒式结构(telescopic),并对共模反馈的常见结构和性能做了一个基本的分析,这是我们进行设计的技术基础。接着,设定了所要设计运算放大器单元的性能指,要求电路实现高的开环的增益、低的功耗等,从这个几个参数出发,选择了电路的结构,即套筒式(telescopic)运放结构,详细设定电路中器件的参数,并选用现有的共模反馈方式和偏置电路,对电路进行直流特性、交流特性、噪声仿真,所设计运算放大器达到开环增益为78dB,功耗只有15mW 的良好结果,基本上满足了设计要求。最后在熟悉使用cadence 使用平台,以及详细了解版图设计的规则上的基础上,初步完成整个套筒式结构的版图。(本文来源于《电子科技大学》期刊2005-01-01）
胡鹏飞,邵丙铣[9]（2003）在《全差分运放中共模反馈电路的一种新接法》一文中研究指出提出一种新的连接方法,利用一个简单的差分对,通过与差分信号共用信号通路,实现共模反馈电路,比传统方法节省了晶体管。并给出使用了这个共模反馈电路的一个高速、高增益、二级全差分运算放大器的设计实例。给出了理论分析和HSPICE的模拟结果。其共模回路的开环增益72dB,单位增益带宽34MHz,相位裕度是70°,增益裕度12dB。(本文来源于《微电子学与计算机》期刊2003年07期）
全差分运放论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
基于SMIC 0.18μm工艺模型设计了一种低电压1.8 V下的高增益、低功耗、宽输出摆幅、宽带宽的运算放大器电路。采用增益自举技术的折迭共源共栅结构极大地提高了增益,并采用辅助运放电流缩减技术有效地降低了功耗,且具有开关电容共模反馈(SC-CMFB)电路。在Cadence spectre平台上仿真得到运放具有极高的开环直流增益(111.2 d B)和1.8 V的宽输出摆幅,单位增益带宽576 MHz,相位裕度为58.4°,功耗仅为0.792 m W,在1 p F的负载时仿真得到0.1%精度的建立时间为4.597 ns,0.01%精度的建立时间为4.911 ns。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
全差分运放论文参考文献
[1].张阳.适用于低通跨阻滤波器的低噪声低失调斩波全差分运放[J].电子产品世界.2018
[2].周吉,龚敏,高博.一款高增益、低功耗、宽带宽全差分运放设计[J].电子与封装.2016
[3].雷鉴铭,胡北稳,桂涵姝,张乐.采用新型低成本共模反馈电路的全差分运放设计[J].浙江大学学报(工学版).2013
[4].成东波,孙玲玲,洪慧,韩健.一种采用增益增强技术的全差分运放设计和实现[J].电子器件.2010
[5].白文娟,王子欧,华京.一种新型的0.5V全差分运放的设计[J].现代电子技术.2010
[6].李佳,万祥义,石广源.全差分高增益运放的设计[J].辽宁大学学报(自然科学版).2009
[7].苏立,仇玉林.一种全差分增益提升运放的设计与建立特性优化[J].电子器件.2006
[8].高涛.高增益CMOS全差分运放的研究和设计[D].电子科技大学.2005
[9].胡鹏飞,邵丙铣.全差分运放中共模反馈电路的一种新接法[J].微电子学与计算机.2003