导读:本文包含了并行可重构设计论文开题报告文献综述及选题提纲参考文献，主要关键词:重构,并行运算,OpenCL,叁维视频
并行可重构设计论文文献综述
张守祥,魏书田,张岩[1]（2013）在《基于可重构并行设计的叁维视频合成》一文中研究指出介绍可重构并行设计工具0penCL的基本原理及特点,分析其在叁维数字图像处理中的应用。采用并行设计工具在FPGA上将两路2D视频信号采集合成为3D视频,研究2D/3D的并行转换特点。研究结果表明:在可重构平台FPGA上设计并行计算系统,降低了编程复杂度,提高了2D/3D图像转换处理的速度,能够实现3D视频的实时合成。(本文来源于《2013年中国智能自动化学术会议论文集（第五分册）》期刊2013-08-24）
张守祥,魏书田,张岩[2]（2013）在《基于可重构并行设计的叁维视频合成》一文中研究指出介绍可重构并行设计工具OpenCL的基本原理及特点,分析其在叁维数字图像处理中的应用。采用并行设计工具在FPGA上将两路2D视频信号采集合成为3D视频,研究2D/3D的并行转换特点。研究结果表明:在可重构平台FPGA上设计并行计算系统,降低了编程复杂度,提高了2D/3D图像转换处理的速度,能够实现3D视频的实时合成。(本文来源于《中南大学学报(自然科学版)》期刊2013年S2期）
颜永吉[3]（2013）在《异构多核SoC中可重构并行处理单元设计与实现》一文中研究指出随着半导体制造工艺飞速发展，片上集成晶体管数与日剧增，传统系统架构已不能满足上百亿级芯片的设计需求，多核芯片解决方案应运而生。其中，集成了可重构计算单元的异构多核芯片是多核芯片中极其重要的一个分支。可重构技术兼具通用处理器的灵活性和专用集成电路性能优势特点，大大缓解性能和灵活性之间的矛盾。面对高密度计算应用领域提出的新要求，可重构技术将成为解决这些新要求的重要手段之一。同时片上网络技术已成为目前业界解决多核芯片片上通讯的最佳方案。本文针对信号处理类算法运算过程可以分解为有限类型的规则化浮点矩阵运算的特点，以课题组设计的异构多核SoC系统架构为基础，在研究了多核技术、片上网络技术和可重构技术的基础上，设计实现了一款可重构并行处理单元，达到硬件对算法的适应范围和算法的执行效率间的平衡。对所设计各模块功能和重构单元功能进行了仿真，验证了设计的正确性及单元结构对算法的适应性。论文的主要工作如下：首先，研究分析了项目组的异构多核SoC系统结构，设计可重构并行处理单元的架构，并对其特点和工作原理进行解释。其次，实现可重构并行处理单元的RTL级设计，给出了各模块的设计思路、电路结构和实现方法，并对配置信息结构和可重构模式作详尽解析。最后，仿真验证可重构并行处理单元各模块的正确性，搭建多核测试系统，实现复数矩阵相加、复数矩阵数乘和协方差矩阵运算。(本文来源于《合肥工业大学》期刊2013-04-01）
陈韬,杨萱,戴紫彬,李伟,陈迅[4]（2013）在《面向序列密码的非线性反馈移位寄存器可重构并行化设计》一文中研究指出基于序列密码的非线性反馈移位寄存器,将可重构技术与并行化处理相融合,提出了一种非线性反馈移位寄存器的可重构并行化架构.结果表明:可重构并行化架构能够灵活重构任意结构的非线性反馈移位寄存器;并行化思想能够支持在一个时钟周期完成对非线性反馈移位寄存器的并行更新;在0.18μm的互补金属氧化物半导体(CMOS)工艺中,其核心工作频率能够达到172MHz,针对256级的线性反馈移位寄存器,当并行度选取为32时,其吞吐率能够达到5.5Gb/s.(本文来源于《上海交通大学学报》期刊2013年01期）
刘禹成[5]（2011）在《面向密集数据并行计算的可重构线性阵列处理器架构的设计》一文中研究指出近年来,以密集数据并行计算为特征的通信和多媒体技术不断涌现,对处理器性能提出了更高的要求。阵列处理器,因其具有强大的数据并行计算能力、较好的灵活性、较低的功耗和较小的面积,成为嵌入式视频领域的焦点。阵列处理器根据运算单元阵列的互连结构,主要分成方形阵列和线性阵列两种。方形阵列采用二维互连网络,运算单元的通信开销小,易于二维图像的映射,缺点是,互连结构复杂,不易于扩展,导致吞吐率难以提高。线性阵列采用一维互连结构,结构简单,易于扩展,吞吐率高,缺点是通信开销较大。本文借鉴线性阵列和方形阵列的优点,设计了一种可重构线性阵列处理器架构RLAP,它在保留了传统线性阵列吞吐率高和易于扩展的优点的同时,减小了运算单元之间的通信开销。它可以针对视频编码标准中叁种大小的数据块,通过指令配置互连结构,工作在叁种块模式下,更有利于视频编码算法的映射。本文详细介绍了RLAP的系统组成和并行技术,使用Verilog语言完成系统的RTL级设计,对一些常用视频压缩算法进行映射和仿真,通过逻辑综合,对系统的面积和功耗进行评估,实验数据表明可重构线性互连结构提升了系统的性能,而且没有带来过多的面积和功耗开销,RLAP依然具有线性阵列处理器低功耗和面积小的优点。(本文来源于《上海交通大学》期刊2011-12-28）
陶文卿[6]（2010）在《一种基于亚字并行的可重构阵列设计》一文中研究指出设计了一种面向多媒体处理的8×8可重构处理阵列,并在该阵列基础上,对其粒度进行改进,提出了一种基于亚字并行的改进型可重构阵列设计思路。该设计根据图像处理中的算法的位宽特点,实现了一种数据的高位和低位可以同时运算的可重构阵列单元,有效提高数据的并行度,使得阵列的处理速度得到了显着的提高。在典型的图像处理中,这种改进型可重构阵列的处理能力较原来增加了一倍。(本文来源于《信息技术》期刊2010年04期）
熊志文,陈文龙,陈灵辉[7]（2009）在《基于可重构的高速并行数据采集系统的设计与实现》一文中研究指出本文介绍了一种基于可重构技术的高速并行数据采集系统的设计方案及实现方法。系统每个采集通道由一组A/D和双端RAM组成,多个采集通道模块组成多通道全并行采集系统;采用Altera公司的现场可编程门阵列(FPGA)EP1C6-8和软核CPU为数据处理与控制核心,异步双端RAM为数据缓冲区,USB控制器为CY7C68013。采集系统使数据采集、数据处理、数据传输并行执行,同时系统具有较强的容错能力。本文描述了设计方案的硬件和软件实现,实验表明系统具有高速、实时、能耗低、容错强等特点。(本文来源于《计算机工程与科学》期刊2009年12期）
李伟[8]（2009）在《面向序列密码的反馈移位寄存器可重构并行化设计技术研究》一文中研究指出反馈移位寄存器是序列密码算法中的核心部件,在传统的数据加密处理中,实现方式主要分为专用集成电路和通用处理器两种途径,前者的优点是处理速度非常快,其缺点是灵活性较差,难以满足不同序列密码算法对反馈移位寄存器的需求;后者的优点是灵活性比较高,但缺点是处理速度较慢,难以满足网络通信等方面的需求。针对以上两者之间的矛盾,本文采用了可重构计算技术与并行化处理方法设计了一种具有高效灵活的反馈移位寄存器硬件架构,在支持不同序列密码算法中反馈移位寄存器的基础上,满足了对高效处理性能的要求,主要工作有:论文在分析不同序列密码算法的基础上,系统总结了反馈移位寄存器的基本结构特征。基于反馈移位寄存器的序列密码模型,归纳了反馈移位寄存器的操作特点,以可重构与并行化的设计为出发点,深入分析了反馈移位寄存器操作处理中的可重构性与并行性。在分析反馈移位寄存器基本操作特点的基础上,分别提出了面向线性与非线性反馈移位寄存器的可重构并行化架构,支持级数任意、抽头可变的重构要求;完成了对反馈移位寄存器中状态序列与输出序列的并行生成,实现了高效数据处理能力与灵活可配置能力的有机结合。结合基于反馈移位寄存器序列密码模型的操作特点,分别提出了面向前馈、钟控和收缩与自收缩模型中反馈移位寄存器的可重构并行化架构,实现了反馈移位寄存器在不同序列密码模型中的高效灵活处理。针对反馈移位寄存器的可重构并行化架构,在FPGA上成功进行了模拟与验证,保证了架构功能的完备性和正确性。基于0.18μm CMOS工艺标准单元库进行了逻辑综合,并与目前其它的研究成果进行了性能比较。总之,本文提出的反馈移位寄存器可重构并行化结构,在高灵活性的前提下保证了高效的处理性能,是一种实现反馈移位寄存器处理的新模式,具有较高的实用价值。(本文来源于《解放军信息工程大学》期刊2009-04-20）
房建东,郭振兴[9]（2008）在《并行可重构模糊控制器的在系统设计》一文中研究指出为使模糊控制器具有计算并行性及在系统可重构性,通过系统可编程逻辑器件,采用自顶向下模块化方法,设计一种通用型模块化模糊控制器.按照功能要求对模糊控制器功能模块进行划分,并设计了各模块相应的逻辑结构,以及带有复位功能的模糊控制器的数字逻辑实现方案,然后设计了模糊控制器的VHDL程序.最后通过实验测试分析,验证了系统的可行性.(本文来源于《2008年全国开放式分布与并行计算机学术会议论文集(上册)》期刊2008-10-25）
房建东,郭振兴[10]（2008）在《并行可重构模糊控制器的在系统设计》一文中研究指出为使模糊控制器具有计算并行性及在系统可重构性,通过系统可编程逻辑器件,采用自顶向下模块化方法,设计一种通用型模块化模糊控制器.按照功能要求对模糊控制器功能模块进行划分,并设计了各模块相应的逻辑结构,以及带有复位功能的模糊控制器的数字逻辑实现方案,然后设计了模糊控制器的VHDL程序.最后通过实验测试分析,验证了系统的可行性.(本文来源于《微电子学与计算机》期刊2008年09期）
并行可重构设计论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
介绍可重构并行设计工具OpenCL的基本原理及特点,分析其在叁维数字图像处理中的应用。采用并行设计工具在FPGA上将两路2D视频信号采集合成为3D视频,研究2D/3D的并行转换特点。研究结果表明:在可重构平台FPGA上设计并行计算系统,降低了编程复杂度,提高了2D/3D图像转换处理的速度,能够实现3D视频的实时合成。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
并行可重构设计论文参考文献
[1].张守祥,魏书田,张岩.基于可重构并行设计的叁维视频合成[C].2013年中国智能自动化学术会议论文集（第五分册）.2013
[2].张守祥,魏书田,张岩.基于可重构并行设计的叁维视频合成[J].中南大学学报(自然科学版).2013
[3].颜永吉.异构多核SoC中可重构并行处理单元设计与实现[D].合肥工业大学.2013
[4].陈韬,杨萱,戴紫彬,李伟,陈迅.面向序列密码的非线性反馈移位寄存器可重构并行化设计[J].上海交通大学学报.2013
[5].刘禹成.面向密集数据并行计算的可重构线性阵列处理器架构的设计[D].上海交通大学.2011
[6].陶文卿.一种基于亚字并行的可重构阵列设计[J].信息技术.2010
[7].熊志文,陈文龙,陈灵辉.基于可重构的高速并行数据采集系统的设计与实现[J].计算机工程与科学.2009
[8].李伟.面向序列密码的反馈移位寄存器可重构并行化设计技术研究[D].解放军信息工程大学.2009
[9].房建东,郭振兴.并行可重构模糊控制器的在系统设计[C].2008年全国开放式分布与并行计算机学术会议论文集(上册).2008
[10].房建东,郭振兴.并行可重构模糊控制器的在系统设计[J].微电子学与计算机.2008