导读:本文包含了多扫描树论文开题报告文献综述及选题提纲参考文献，主要关键词:可测性设计,全扫描测试,测试费用,测试功耗
多扫描树论文文献综述
刘志华[1]（2009）在《数字电路测试中扩展相容性多扫描树设计》一文中研究指出随着超大规模集成(VLSI)技术的迅猛发展,芯片中晶体管的密度呈指数增长,集成电路的测试日益成为热点和挑战。全扫描测试设计是VLSI电路和系统芯片(SoC)核中最重要的可测性设计(DFT)方法之一。在这种DFT方法中,所有的触发器被修改成扫描触发器,并将这些扫描单元组织成单个或多个扫描链。测试应用时间与最长的扫描链的长度成正比。全扫描测试技术将时序电路的测试产生问题转化为组合电路的测试产生问题,降低了测试生成的复杂度,并提高了故障覆盖率。尽管全扫描测试可以彻底地降低测试生成的复杂性,但测试应用时间太长,增加了使用自动测试设备(ATE)的费用。扩展相容性扫描树技术通过添加逻辑非和异或函数扩展扫描单元的相容性,并对相容扫描单元扫描移入相同的测试向量值,显着地减少了测试应用时间,测试激励数据量以及测试功耗,但考虑到实际被测电路中往往有多个扫描输入。通过由N个扫描输入被测电路,其测试应用时间可以减少N倍。本文提出了一种新的扫描树结构来降低测试应用时间和平均测试功耗。该结构利用实际电路往往有多个扫描输入的特点,将被测电路构造成有多个扫描输入的扩展相容性扫描树。实验结果表明本文的方法在减少测试应用时间和降低平均测试功耗上与扩展相容性单扫描树结构相比,作用显着.对于ISCAS’89标准电路,当有两个扫描输入时,测试应用时间最高可降低52.4%,平均功耗最高可降低60.8%.(本文来源于《湖南大学》期刊2009-06-11）
刘志华,尤志强,张大方,成永升[2]（2008）在《扩展相容性多扫描树的设计》一文中研究指出针对实际电路具有多个扫描输入的情况,设计出一种新的具有多个扫描输入的扫描树结构,该结构能有效降低测试应用时间和平均测试功耗。实验结果表明,当有两个扫描输入时,测试应用时间最高可降低52.4%,平均功耗最高可降低60.8%。(本文来源于《计算机工程》期刊2008年22期）
多扫描树论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对实际电路具有多个扫描输入的情况,设计出一种新的具有多个扫描输入的扫描树结构,该结构能有效降低测试应用时间和平均测试功耗。实验结果表明,当有两个扫描输入时,测试应用时间最高可降低52.4%,平均功耗最高可降低60.8%。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
多扫描树论文参考文献
[1].刘志华.数字电路测试中扩展相容性多扫描树设计[D].湖南大学.2009
[2].刘志华,尤志强,张大方,成永升.扩展相容性多扫描树的设计[J].计算机工程.2008