导读:本文包含了栅介质薄膜论文开题报告文献综述及选题提纲参考文献，主要关键词:高介电常数,金属氧化物半导体,薄膜晶体管,反相器
栅介质薄膜论文文献综述
李文东[1]（2018）在《铪基高k栅介质薄膜的制备及其器件性能研究》一文中研究指出随着大规模集成电路集成度的不断提高,器件尺寸不断减小,传统的SiO2栅介质达到了其物理极限,大的隧穿电流和高功耗严重影响了器件的稳定性和使用寿命,利用高介电常数(k)材料取代传统的SiO2栅介质可以很好地解决这些问题。HfO2作为合适的候选者之一,具有较高的介电常数、大的禁带宽度和良好的热力学稳定性。但是,HfO2本身也存在些致命缺陷,例如低晶化温度和高的氧或杂质渗透,严重制约了其在金属氧化物半导体场效应器件(Complementary Metal Oxide Semiconductor Field Effect Transistors,CMOSFETs)中的应用。薄膜晶体管(Thin Film Transistor,TFT)是平板显示的核心器件,利用高k材料替代传统的Si02栅介质,不仅可以提高器件性能还可以降低功耗。因此,获得高质量的高k栅介质薄膜显得尤为重要,本文探究了 Hf基高k栅介质薄膜的制备及其器件性能,通过掺杂(钆、铝)和退火处理等方式改善HfO2薄膜的性能,探究了其应用在CMOS和TFT器件中的性能,主要内容与结论分为如下叁个方面:1.利用溅射法制备了 MoS2/HfO2异质结结构,将稀土元素Gd掺入HfO2,探究了掺杂前后异质结界面处能带排列的变化。研究结果表明:钆掺入后,薄膜带隙增大。在MoS2/HfO2异质结中,价带偏移(AEv)和导带偏移(△Ec)分别为2.31eV和2.43eV;钆掺入后,价带偏移变为2.12eV,导带偏移变为2.91eV。增加的△Ec有利于应用在n型MoS2基FETs中抑制栅极漏流。2.利用溶液法制备了 Gd掺杂的HfO2(HfGdO)薄膜,研究了退火温度对其微结构、带隙、界面和电学性质的影响。测试结果表明:HfGdO薄膜在600℃才开始出现结晶峰,表明Gd掺杂有效提高了 HfO2的结晶温度。随着退火温度的升高,带隙增大,界面处的价带偏移增加,导带偏移减小;同时退火也导致了HfGdO栅介质薄膜介电常数增加,迟滞减小,边界陷阱密度减小,表明退火有效抑制了边界陷阱的产生。但结晶的出现以及AEc的减小导致了高温时HfGdO薄膜漏电流的增加。3.利用全溶液法制备了以HfAlO为绝缘层,InZnO为有源层的TFT器件,首先探究了不同退火温度对HfAlO薄膜的影响,600℃退火的HfAlO薄膜仍旧保持非晶状态,600℃退火的HfAlO薄膜具有高的光学透过率、低的漏电流密度和光滑的表面。光电子能谱测试表明退火处理减少了薄膜中的氧空位和结合氧。以450℃退火的InZnO和600℃退火的HfAlO制备的TFT展现了最好的电学性能,阈值电压(Vth)为1.14V,开关比(Ion/Ioff)为～106,载流子迁移率(μFE)为5.17cm2/Vs,亚阈值摆幅(SS)为87mV,陷阱态密度(NT)为8.93×1011cm-2。以最佳条件下的TFT构筑了负载电阻型的反相器结构,反相器展现了良好的反转特性和动态响应行为。(本文来源于《安徽大学》期刊2018-03-01）
张文强,熊玉华,魏峰,陈小强,梁晓平[2]（2018）在《Nd_2O_3掺杂的HfO_2高k栅介质薄膜ALD制备及性能研究》一文中研究指出采用原子层沉积技术(ALD)制备了Nd_2O_3掺杂的HfO_2高k栅介质薄膜(Hf-Nd-O),通过X射线光电子能谱(XPS)研究了薄膜中元素的成分、结合能及化学计量比,分析了Nd_2O_3掺杂后薄膜中氧空位浓度和界面层成分的变化;通过测量薄膜的光致发光(PL)图谱,比较了Nd_2O_3掺杂前后铪基薄膜中的氧空位浓度变化,分析了Nd_2O_3掺杂对HfO_2薄膜中氧空位浓度的影响;通过高分辨率透射电子显微镜(HR-TEM)研究了薄膜厚度及形态;制备了Pt/HfO_2(Hf-Nd-O)/IL/n-Si/AgMOS结构,应用半导体参数测试仪得到薄膜的电容-电压(C-V)和漏电流密度-电压(J-V)特性曲线。结果表明,Nd_2O_3掺入HfO_2薄膜后,整个铪基薄膜体系的氧空位减少,Hf-O键的结合能提高,Hf和O的原子比更接近理想的化学计量比(1∶2);在同样物理厚度与界面制备工艺条件下,Nd_2O_3的掺入使得MOS结构的饱和电容值提高,EOT降低,V_g=(V_(fb)+1)V时,Nd_2O_3掺杂的HfO_2薄膜的漏电流密度为8.7×10~(-3)A·cm~2,相比于纯HfO_2薄膜的3.5×10~(-2)A·cm~2有明显降低,电学性能整体得到提高。(本文来源于《稀有金属》期刊2018年07期）
张文强[3]（2017）在《Nd_2O_3掺杂HfO_2高k栅介质薄膜的ALD制备及性能研究》一文中研究指出2007年,英特尔公司把HfO2高k材料引入到45纳米Penryn核心Xeon处理器中,HfO2栅介质材料得到广泛研究并投入应用。但是,随着技术节点的进一步发展(目前已发展到16nm以下),器件尺寸逐渐减小,栅介质薄膜厚度越来越小,半导体工业对栅介质材料的要求越来越高,铪基薄膜的氧空位缺陷和与衬底间的界面过渡层对器件的性能及可靠性的影响越来越大,对铪基高k材料的改性研究已成为目前研究的焦点。本文主要研究Nd2O3的掺杂对铪基高k薄膜化学结构和电学性能的影响,制备不同Nd2O3掺杂比例的Hf-Nd-O薄膜并进行退火处理,对其进行结构表征与性能测试,讨论Hf-Nd-O薄膜在半导体工业新技术节点上应用的可能性。具体研究结果如下:(1)ALD技术制备Hf-Nd-O的工艺参数研究及优化。应用PE-ALD原子层沉积系统,在n-Si(100)衬底上不同载气(N2、Ar)与不同氧源(O3、H2O、O2-plamsa)下制备HfO2薄膜,通过XPS与PL分析发现以Ar作为载气,03为氧源时制备的HfO2薄膜中Hf/O原子比更接近理想的化学计量比,薄膜中氧空位含量最少;通过电学性能测试,同样发现Ar作为载气,O3为氧源时制备的HfO2薄膜漏电流最小。以Ar作为载气,O3为氧源在不同温度下制备Hf/Nd原子比为1:1的薄膜,制备pt/Hf-Nd-O/SiC2/Si/Ag MOS结构,结果表明,340℃C下生长的Hf-Nd-O薄膜饱和电容值最高,漏电流最小。(2)研究Nd2O3掺杂对HfO2薄膜化学结构与电学性能的影响。采用ALD在n-Si(100)衬底上沉积不同Nd2O3掺杂比例的Hf-Nd-O薄膜,通过XPS分析发现:相比于纯HfO2薄膜,Hf-Nd-O薄膜的组分更符合化学计量比,体系中氧空位明显减少,Nd2O3的掺杂降低了 Hf-Nd-O薄膜的漏电流密度,提高了薄膜质量。通过制备不同厚度的Hf-Nd-O薄膜得到薄膜的介电常数,研究发现当Nd的掺杂含量达到30%时,薄膜的介电常数从HfO2时的15.3提高到19.8。(3)研究Nd2O3掺杂对Hf02薄膜晶化温度及电学性能的影响。对Nd含量为30%的Hf-Nd-O薄膜在N2氛围下进行退火处理,研究RTA前后pt/Hf-Nd-O/IL/Ag MOS结构的电学性能变化。结果表明:700℃C退火时漏电流密度较小,Vg=(Vfb+1)V时,漏电流密度为2.7×10-6A/cm2,继续升高退火温度,漏电流会增大。另外,Nd2O3的掺杂使HfO2的晶化温度升高到900℃C左右。通过对Nd2O3掺杂的HfO2薄膜的研究发现,Nd的掺入抑制了铪基薄膜中氧空位的生成,提高了薄膜的介电常数,降低了铪基薄膜的漏电流密度,Hf-Nd-O作为栅介质材料有望满足半导体工业新工艺节点的要求。(本文来源于《北京有色金属研究总院》期刊2017-05-05）
金鹏[4]（2017）在《溶胶凝胶法制备Hf基高k栅介质薄膜及其器件性能研究》一文中研究指出随着超大规模集成电路的发展,MOSFET器件的特征尺寸不断缩小,传统栅介质SiO_2薄膜由于它较低的介电常数(～3.9)已经达到了它的物理极限。此时,由于量子遂穿效应,使得栅介质层的漏电流急剧增加,导致了器件的可靠性和稳定性急剧下降,严重影响器件的使用寿命。近年来,Hf基高介电常数材料由于具有较高的k值、与Si衬底具有较好的热稳定性和优异界面、较大的禁带宽度以及较大价带和导带偏移,成为替代传统Si02栅介质理想的候选材料,引起了越来越多关注和研究。薄膜晶体管(TFT)器件作为平板显示器的核心原件,对提高平板显示器的性能起到举足轻重的作用。而TFT器件的栅绝缘层性能的好坏直接影响着器件的性能。采用高介电常数的Hf基高介电常数材料代替传统的SiO_2栅介质,可以有效降低器件的漏电流、减小阈值电压,可以提高栅极对源漏极之间电流的调控作用。目前Hf基高介电薄膜材料的制备方法也有很多,原子层沉积(ALD)是目前业界制备栅介质的主流技术,但ALD技术需要高真空环境和薄膜生长速率非常慢,不利于大规模的现代化生产。而利用溶胶凝胶法制备Hf基高介电薄膜材料,其成本较低、操作简单和材料成分容易控制。因此,利用溶胶凝胶法制备Hf基高k栅介质薄膜和器件研究对集成电路的发展具有重要意义。溶胶凝胶法由于使用溶液制备薄膜,所以必须进行热处理进行固化,而热处理的温度对薄膜的质量有着直接影响。基于前期报道可知,大部分方法制备的铪基栅介质由于低晶化温度、不太高的介电常数,及高温下恶化的界面特性阻碍其在MOSFET和TFT中的继续应用。基于这些棘手问题,本论文采取Ti、Al等元素掺杂有效改善Hf02薄膜的物性,调控MOS和TFT器件性能。1、利用溶胶凝胶法制备了 HfO_2薄膜,探究了不同退火温度对其结构、光学和电学性质的影响。实验结果表明:不同的退火温度下HfO_2薄膜具有不同的晶体结构,同时退火温度有效调控了 HfO_2薄膜的光学带隙;电学测试分析表明400℃退火的样品显示了优化的电学性能。2、利用溶胶凝胶法制备了 Ti掺杂的HfO_2栅介质薄膜,研究了不同的烘烤温度对薄膜结构、光学和电学性能的影响。烘烤温度在200℃时,薄膜的电学性能最好,其介电常数相对于HfO_2薄膜有明显增加。3、利用溶胶凝胶法制备了 Al掺杂的Hf02栅介质薄膜,探究了不同的退火温度对薄膜光学和电学性能的影响。电学测试表明:400℃退火的样品显示了优化的电学性能,且漏电流有明显抑制。4、利用溶胶凝胶法制备了 InZnO/HfAlOx薄膜晶体管,通过改变HfAlOx薄膜的退火温度和绝缘层的厚度,研究绝缘层对薄膜晶体管性能的影响。器件测试表明:当HfAlOx薄膜在60℃退火温度时,InZnO/HfAlOx薄膜晶体管展现出较好的性能。(本文来源于《安徽大学》期刊2017-05-01）
肖东奇[5]（2017）在《溶液法制备锆基栅介质薄膜及其器件性能研究》一文中研究指出受摩尔定律的影响,集成电路的集成度越来越高,集成电路中的最小单元MOSFET器件尺寸不断缩小,导致传统的栅介质SiO_2层减小到原子尺寸,随之带来的是器件漏电流急剧增加,导致器件失效,无法正常的工作。选择高介电常数(k)新材料代替SiO_2栅介质迫在眉睫。通过不断探索和研究发现,锆基高介电栅介质材料具有较高的介电常数和结晶温度、优越的界面特性和内部结构以及较小的漏电流,有望在未来的MOSFET器件中替代传统的SiO_2栅介质材料。薄膜晶体管(Thin Film Transistor(TFT))是显示产业中的关键器件,它的性能好坏直接影响着显示器的显示质量。为了提高晶体管性能,高k材料在薄膜晶体管中的应用受到了广泛关注。高k材料在薄膜晶体管中的应用可以降低晶体管的功耗、亚阈值摆幅和提高载流子迁移率。所以高k材料在MOSFET和TFT具有很好的应用前景。本文采用溶液法制备了硼(B)、钛(Ti)、钆(Gd)等元素掺杂的Zr基高k栅介质薄膜材料,系统研究了其结构、光学、电学以及界面等方面的性质。同时采用溶液法制备了 TFT器件,研究了基于SiO_2栅介质的薄膜晶体管不同沟道层和不同退火温度对器件性能的影响,同时基于溶液法制备了不同的高k材料,构筑了 TFT器件,系统研究了栅介质层及有源层的不同对器件性能的影响。本文主要的研究内容与结果如下:1.采用溶胶凝胶法制备了 ZrO_2薄膜,研究了退火温度对其结构、光学以及电学性能的影响,并对漏流机制进行了分析。结果表明,合适的温度退火可以提高薄膜质量,减少薄膜缺陷。2.采用溶胶凝胶法制备了不同B浓度掺杂ZrO_2薄膜,对其结构、光学以及电学进行了有效的表征,并分析了主要的漏流机制,得到了最优化的掺杂浓度。3.采用溶胶凝胶法制备了 Ti掺杂的ZrTiOx薄膜,研究了退火温度对其结构、光学以及电学性质的影响,并与ZrO_2薄膜进行了对比,研究表明,得出Ti掺杂有效改善了界面质量,减小了器件迟滞,提高了薄膜介电常数。4.采用溶胶凝胶法制备了不同Gd浓度掺杂的ZrO_2薄膜,借助XPS有效表征了 Gd:ZrO_2/Si界面特性,并系统研究了基于该栅介质的电学特性。研究结果表明:Gd掺杂有效抑制了 SiO_2生长,提高了 MOS器件的性能,并得到了最佳性能的Gd元素掺杂浓度。5.采用溶液法制备了 TFT器件,其中介质层涉及到了热氧化法生长的SiO_2薄膜以及溶液法生长的高k栅介质薄膜,包括ZrOx、ZAIOx。有源层均采用溶胶凝胶法制备的In_2O_3、IZO和HIZO半导体薄膜。源漏栅电极均采用热蒸发的方式生长Al电极。测试了其输出以及转移曲线,并从转移曲线计算得到了阈值电压、载流子迁移率、亚阈值摆幅、开关比等性能参数并进行了分析。(本文来源于《安徽大学》期刊2017-05-01）
陈小强[6]（2017）在《铪基栅介质薄膜的PEALD制备及界面调控研究》一文中研究指出随着CMOS集成电路的快速发展,集成电路的基本单元MOSFET器件的几何尺寸不断缩小。在这种条件下,器件的栅介质性能、沟道迁移率以及短沟道控制力、可靠性等方面随之遇到严峻挑战。特别是进入16纳米及以下节点以后,CMOS器件需要有更高介电常数的栅介质薄膜、高迁移率的沟道材料以及新型器件结构。因此本文以铪基氧化物栅介质材料为研究对象,探索了 PEALD制备工艺和不同元素掺杂对铪基薄膜高k栅介质材料性能的影响,并考察铪基高k栅介质在ETSOI MOSFET器件中应用的可行性。具体研究内容如下:(1)研究了 PEALD制备工艺对HfO_2薄膜的材料性能影响。实验表明,以O_2等离子·体为氧前驱体条件下,Ar作为载气较N_2作为载气所制备的HfO_2薄膜质量更优。其主要原因是N_2载气在等离子条件下参与HfO_2薄膜的沉积反应并以Hf-N-O和Hf-N化学键形式存在,造成HfO_2薄膜的固定缺陷密度增大以电学性能衰退;此外实验在Ar载气条件下,分别以O_2等离子体、H2O和O3作为氧前驱体制备HfO_2薄膜,研究发现相同物理厚度下的薄膜,其饱和电容密度相当。O3等离子体制备的HfO_2薄膜具有最小固定缺陷浓度。(2)研究了Ti、Zr、Gd掺杂对铪基薄膜化学组分及电学性能的影响。结果显示,Ti、Zr、Gd掺杂均能显着增加HfO_2薄膜的介电常数,分别能够达到39、20.4和22.4。其中,Ti掺杂对介电常数的影响最大。尽管Zr的掺杂降低了铪基薄膜与Si衬底的导带偏移量,但是Zr含量为10at%的ZrO_2-HfO_2(ZHO)非晶薄膜具有良好的电学特性。Gd掺杂有效地抑制了 Gd2O3-HfO_2(GHO)/Si界面层的生成,使得薄膜的固定缺陷密度和漏电流密度有显着下降。(3)采用PEALD等离子体方法处理HfO_2/SiO_2界面和HfO_2/SiGe界面,研究了等离子体对界面的钝化作用。研究发现N_2等离子体处理HfO_2/SiO_2界面后,N原子占据氧空位和O原子间隙,减少SiO_2界面层的氧空位并对钝化O原子,同时N原子在SiO_2表面形成Si-N键抑制HfO_2与SiO_2原子相互扩散,有效降低HfO_2薄膜O原子的缺失,堆栈结构的固定缺陷浓度从3.2×1012cm~(-2)下降到2.5×1012cm~(-2),从而漏电流密度从1.1×10-3A/cm~2下降到3.2×10-6A/cm~2,饱和电容密度从1.36μF/cm~2提高到1.49μF/cm~2,并且保持良好的电学性能稳定性;在HfO_2薄膜沉积之前,以N_2/H2等离子体处理SiGe表面后,N原子以Ge-N和Si-N键的形式存在,减少了 SiGe界面氧化物和固定缺陷浓度,漏电流密度从2.4×10-4A/cm~2 下降到 4.6×10-6A/cm~2,饱和电容密度从 1.53μF/cm~2 增大到 1.73μF/cm~2,相应的EOT从1.82nm下降到1.64nm,并且0.3MHz到1MHz的C-V曲线频散从9.7%下降到8.7%,降低了 HfO_2/SiGe的界面态密度。(4)采用PEALD制备工艺在SiGe/Si衬底上沉积GHO薄膜,研究N_2等离子体逐层退火GHO薄膜对GHO/SiGe堆栈结构化学组分和电学性能的影响。研究发现Gd掺杂可以抑制铪基薄膜氧空位的生成,减少GHO/SiGe界面氧化物的生成,使铪基薄膜的组分更符合化学计量比,提高了薄膜的饱和电容密度,降低了漏电流密度;研究发现通过N_2等离子体逐层对GHO薄膜进行原位退火,N原子占据GHO薄膜的氧空位位置,降低了 GHO薄膜的固定缺陷密度,同时N原子以Ge-N和Si-N形式钝化界面,减少了界面氧化物的生成和界面态密度,薄膜的漏电流密度从1.9×10-5A/cm~2下降到2×108A/cm~2。(5)将TiO_2-HfO_2(THO)高k栅介质体系应用于16/14nm ETSOI CMOS工艺器件,探索了 THO高k薄膜在小尺寸(Lg=25nm)新型结构器件的可行性。研究发现,以THO作为栅介质薄膜的ETSOI MOSFET比以HfO_2作为栅介质薄膜的ETSOIMOSFET具有更优异的开关性能、短沟道控制能力和沟道迁移率。其中以THO为栅介质薄膜的ETSOIpMOSFET器件主要性能有,开态电流密度为4.63×1O-4A/μm,关态电流密度为1.5×10-8A/μm,开关比为3.1×104,跨导值为2.67mA/V,DIBL 为 53mV/V,SS 为 65mV/dec,器件空穴迁移率为28cm~2V-1s-1;通过THO代替HfO_2作为栅介质薄膜,可以提高器件整体性能,满足器件进一步缩小的需求。(本文来源于《北京有色金属研究总院》期刊2017-04-26）
李俊玉,张焕君[7]（2016）在《La_2Hf_2O_7栅介质薄膜的制备和结构表征》一文中研究指出采用脉冲激光沉积(PLD)技术在Si(100)衬底上制备出高介电常数La2Hf2O7栅介质薄膜.利用X射线衍射(XRD)、同步辐射X射线反射(XRR)和X射线光电子能谱(XPS)测试了薄膜的微观结构和界面特性,以及退火处理对其的影响.结果表明,初始制备的薄膜呈非晶态,经1 000℃退火的后处理,晶化成晶态的La2Hf2O7薄膜;生长过程当中,La2Hf2O7与Si衬底之间形成硅氧化物和硅酸盐结构的界面层,界面层的厚度与生长条件密切相关,合适的生长条件或后处理措施可以有效地抑制硅氧化物界面层出现,进而提高La2Hf2O7栅介质薄膜的介电性能.(本文来源于《轻工学报》期刊2016年03期）
叶旭[8]（2016）在《氧化物栅介质薄膜晶体管的制备及性能研究》一文中研究指出溶液法制备薄膜晶体管(Thin Film Transistors,TFTs)相比于传统制备方式的最大优势在于技术简单,具有低成本、简单设备和工艺、成膜均匀和大面积制备等优点而受到了越来越多的关注。本文以基于溶液法制备氧化铝(Al2O3)的薄膜晶体管为研究课题,以获得低电压驱动的高性能器件为目标,重点研究Al2O3绝缘层退火温度对TFT性能的影响,聚合物修饰绝缘层对器件性能的改善以及基于燃烧法低温制备Al2O3薄膜的器件的性能研究。研究内容主要分叁部分:1.基于Al2O3绝缘层的TFT器件性能研究。采用高介电常数Al2O3作为绝缘层,研究不同退火温度下的绝缘层对并五苯TFT性能的影响。随着退火温度从150℃增加到350℃,器件性能发生明显变化。绝缘层退火温度为350℃时,器件具有最优性能迁移率高达0.375cm2/(V·s),开关电流比为5.17×103。器件性能的提升主要归因于高温退火下的绝缘层表面粗糙度低,在其上生长的并五苯结晶度提高和绝缘层/半导体层界面陷阱密度少。2.聚合物修饰绝缘层对器件性能的影响研究。在制备了低电压高性能的器件基础上,利用聚合物低界面极性的特性,研究了聚合物修饰绝缘层对器件的影响。与单Al2O3作为绝缘层的器件相比,结果表明使用PMMA修饰绝缘层后,器件性能得到提升,器件迁移率增加到0.496cm2/(V·s),电流开关比提高到5.43×104。器件性能提高归因于低介电常数聚合物修饰绝缘层可以优化表面粗糙度和降低界面极性,减少对载流子在传输过程中的束缚,同时降低界面陷阱密度。3.基于燃烧法制备绝缘层的TFT性能研究。通过在溶液中添加燃料,利用燃料在加热过程中放热反应,从而达到降低绝缘层退火温度的目的。在溶液中添加乙酰丙酮和氨水后,绝缘层退火温度降低到180℃。对薄膜进行I-V、C-V和AFM测试,证明燃烧法可以制备出性能良好的薄膜。在此基础上制备的TFT器件迁移率为0.291cm2/(V·s),电流开关比为8.69×102。基于聚合物修饰可提高器件性能,使用PMMA对绝缘层进行修饰,器件迁移率提高到0.385cm2/(V·s),电流开关比为2.74×103。最终实现溶液法低温制备低电压驱动薄膜晶体管。(本文来源于《电子科技大学》期刊2016-04-01）
邓彬[9]（2015）在《二氧化铪栅介质薄膜的制备及物性研究》一文中研究指出在微电子领域中,集成电路的发展是一直遵循摩尔定律的发展而发展的。随着MOSFET特征尺寸的不断缩小,其等效氧化物层的厚度减小到纳米数量级别,此时作为传统的栅介质材料二氧化硅已经接近物理极限,这时由于量子效应导致MOS的隧穿漏电流急剧增大,从而影响了器件的可靠性和稳定性。因此,寻找应用于下一代的MOSFET的高介电常数材料替代传统的氧化硅成为当前微电子领域研究的热点和重点。钛酸锶,氧化钽,氧化铝,氧化锆和氧化铪等材料由于其独特的物理特性引起了研究者们广泛关注。在这些高介电常数材料中,氧化铪具有较高的介电常数,较大的禁带宽度,适中的价带和导带偏移,以及与硅基底的良好热稳定性。因此,氧化铪可以用来作为取代传统二氧化硅的一种很好的高介电常数材料。本文采用射频磁控溅射法制备了氧化铪薄膜,系统研究了实验参数依赖的氧化铪薄膜的结构和光学性质。借助X-射线衍射技术,我们分析了氧化铪薄膜结构信息,探索了氧化铪薄膜的微结构随实验参数变化的演变规律；借助傅里叶红外变换光谱仪分析了氧化铪薄膜与硅基底的界面结构随外界实验参数的变化函数；使用原子力显微镜和扫描电子显微镜表征了薄膜表面形貌的变化；利用紫外可见分光光度计,研究了氧化铪薄膜光学常数的演变函数,有效获取了薄膜的吸收率和透射率,并根据吸收系数算出了氧化铪薄膜的光学带隙；借助于椭圆偏振仪拟合得出了氧化铪薄膜的厚度,折射率,消光系数和介电常数,并利用消光系数转化为吸收系数,最后得出了氧化铪薄膜的光学带隙值。所有的研究为氧化铪薄膜在未来MOS器件中的应用奠定了实验技术。本文的研究点和创新点如下：1.采用射频磁控溅射法制备了氧化铪薄膜,通过改变不同的磁控溅射功率,有效获取了薄膜的结构和光学性质随溅射功率的变化规律。2.通过改变不同的退火温度系统研究了氧化铪薄膜的结构和光学性质的变化。3.通过改变不同氧氩分压获取了高质量的氧化铪薄膜,系统研究了氧分压依赖的薄膜的结构和光学性质的变化规律。(本文来源于《安徽大学》期刊2015-04-01）
徐大伟,程新红,曹铎,郑理,万文艳[10]（2013）在《PEALD HfO_2栅介质薄膜的界面优化及其特性表征》一文中研究指出采用等离子体增强原子层沉积技术在Si衬底上制备了HfO2栅介质薄膜。为了抑制HfO2薄膜与Si衬底间界面层的生长,首先对Si衬底进行了原位的氧等离子体和氨等离子体预处理,高分辨透射电子显微镜被用来表征HfO2薄膜和界面层的厚度及形态。当氧等离子体和氨等离子体的功率分别为75 W和150 W时,界面层的生长得到了有效控制,厚度为0.83 nm,X射线光电子能谱分析表明该界面层主要由具有较高介电常数的HfSiON组成。MIS电容被用来研究HfO2薄膜的电学特性,当HfO2薄膜物理厚度为3 nm时,等效栅氧厚度为1.04 nm,电容回滞大小为35.8 mV。漏电特性曲线显示,在距离平带电压为1 V的位置处,漏电流密度仅为0.64!A/cm2。(本文来源于《半导体技术》期刊2013年10期）
栅介质薄膜论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
采用原子层沉积技术(ALD)制备了Nd_2O_3掺杂的HfO_2高k栅介质薄膜(Hf-Nd-O),通过X射线光电子能谱(XPS)研究了薄膜中元素的成分、结合能及化学计量比,分析了Nd_2O_3掺杂后薄膜中氧空位浓度和界面层成分的变化;通过测量薄膜的光致发光(PL)图谱,比较了Nd_2O_3掺杂前后铪基薄膜中的氧空位浓度变化,分析了Nd_2O_3掺杂对HfO_2薄膜中氧空位浓度的影响;通过高分辨率透射电子显微镜(HR-TEM)研究了薄膜厚度及形态;制备了Pt/HfO_2(Hf-Nd-O)/IL/n-Si/AgMOS结构,应用半导体参数测试仪得到薄膜的电容-电压(C-V)和漏电流密度-电压(J-V)特性曲线。结果表明,Nd_2O_3掺入HfO_2薄膜后,整个铪基薄膜体系的氧空位减少,Hf-O键的结合能提高,Hf和O的原子比更接近理想的化学计量比(1∶2);在同样物理厚度与界面制备工艺条件下,Nd_2O_3的掺入使得MOS结构的饱和电容值提高,EOT降低,V_g=(V_(fb)+1)V时,Nd_2O_3掺杂的HfO_2薄膜的漏电流密度为8.7×10~(-3)A·cm~2,相比于纯HfO_2薄膜的3.5×10~(-2)A·cm~2有明显降低,电学性能整体得到提高。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
栅介质薄膜论文参考文献
[1].李文东.铪基高k栅介质薄膜的制备及其器件性能研究[D].安徽大学.2018
[2].张文强,熊玉华,魏峰,陈小强,梁晓平.Nd_2O_3掺杂的HfO_2高k栅介质薄膜ALD制备及性能研究[J].稀有金属.2018
[3].张文强.Nd_2O_3掺杂HfO_2高k栅介质薄膜的ALD制备及性能研究[D].北京有色金属研究总院.2017
[4].金鹏.溶胶凝胶法制备Hf基高k栅介质薄膜及其器件性能研究[D].安徽大学.2017
[5].肖东奇.溶液法制备锆基栅介质薄膜及其器件性能研究[D].安徽大学.2017
[6].陈小强.铪基栅介质薄膜的PEALD制备及界面调控研究[D].北京有色金属研究总院.2017
[7].李俊玉,张焕君.La_2Hf_2O_7栅介质薄膜的制备和结构表征[J].轻工学报.2016
[8].叶旭.氧化物栅介质薄膜晶体管的制备及性能研究[D].电子科技大学.2016
[9].邓彬.二氧化铪栅介质薄膜的制备及物性研究[D].安徽大学.2015
[10].徐大伟,程新红,曹铎,郑理,万文艳.PEALDHfO_2栅介质薄膜的界面优化及其特性表征[J].半导体技术.2013