导读:本文包含了频率综合器论文开题报告文献综述及选题提纲参考文献，主要关键词:多模分频器,分数分频频率综合器,重新定时电路技术
频率综合器论文文献综述
王征晨,武照博,齐全文,王兴华[1]（2019）在《应用于K波段分数分频频率综合器的多模分频器设计与优化》一文中研究指出基于TSMC 90 nm CMOS工艺设计一款多模分频器,可以实现的分频比的范围为32～39.详细介绍了多模分频器的各部分模块,包括双模预定标器、S计数器和P计数器,分析并且讨论了P计数器加入与不加入重新定时电路的时序图.本文设计的分频器应用于K波段高速分数分频频率综合器.测试结果表明应用改进后的多模分频器,频率综合器的带内噪声可以优化15 dB,频偏10 kHz和频偏1 kHz的相位噪声可达到81.30 dBc/Hz和72.44 dBc/Hz.(本文来源于《北京理工大学学报》期刊2019年11期）
李翠翠,冯和平,杨亭,师远哲[2]（2019）在《CINRAD/CD雷达频率综合器故障信号检测分析》一文中研究指出频率综合器是多普勒全相参雷达的核心器件,提供雷达工作所需的高稳定信号。通过剖析CINR AD/CD雷达频率综合器结构,明确频综故障判断检测方法,针对兴义雷达频率综合器故障案例分析,得出CINR AD/CD型雷达发射信号脉冲异常的诊断步骤,并对维修前后的调制信号和激励信号进行对比分析,方便雷达技术保障人员对CINRAD/CD型雷达频率综合器故障进行检测维修。(本文来源于《青海气象》期刊2019年03期）
张亚云,刘家瑞,王志宇,莫炯炯,郁发新[3]（2019）在《基于叁步旋转坐标旋转数字计算机算法的直接数字频率综合器实现》一文中研究指出提出基于叁步旋转机制的高精度低时延坐标旋转数字计算机(CORDIC)算法.该算法通过对输入角度进行二极化重编码来免除剩余旋转角度的运算,利用叁步旋转机制对迭代次数进行压缩,结合合并迭代技术进一步减少迭代次数,降低输出时延.以16位输出位宽为例,对叁步旋转CORDIC算法和流水线迭代式算法进行实现,仿真结果表明:叁步旋转CORDIC算法与流水线迭代式算法相比,改善了输出精度,输入到输出的时延降低了75%,硬件开销下降了29.2%.基于叁步旋转CORDIC算法,实现了相位累加器位宽为24的直接数字频率综合器(DDFS);使用加法树结构对多输入加法器进行优化,以提高电路工作频率.仿真结果表明,该算法的最大幅度误差为8.24×10~(-6),输出时延为38.5 ns.(本文来源于《浙江大学学报(工学版)》期刊2019年10期）
张毅,郗茜[4]（2019）在《低功耗低噪声宽带锁相环频率综合器设计分析》一文中研究指出在我国科学技术升级以及社会经济的高速发展的过程中,也为我国的电子设备带去了全新的发展机遇与挑战。对于现代化的电子系统而言,频率综合器使其系统的重要组成,其无论是在确保电子设备性能方面,还是RFID信号的收发领域都起到尤为重要的作用。(本文来源于《数码世界》期刊2019年07期）
胡佳旺,李文杰,张贵福,杨玉彬[5]（2019）在《一种超宽带频率综合器设计与实现》一文中研究指出介绍频率综合器指标要求,在比较频率合成常用方法的基础上描述一种具有叁通道输出的小步进超宽带频率综合器实现构架,推导和分析关键设计参数表达式,计算理论性能指标,给出各个通道的详细实现方案。基于国产器件完成样机设计和测试。测试结果表明该频率综合器具有超宽带频率输出、低相位噪声、低杂散、低谐波、细步进输出等特点,满足指标要求。(本文来源于《现代电子技术》期刊2019年13期）
黄胜[6]（2019）在《高性能CMOS频率综合器关键技术研究》一文中研究指出锁相环频率综合器被广泛应用于射频无线收发机前端中,为上变频或下变频提供本振信号。CMOS工艺尺寸的不断缩小和晶体管本征频率不断提高为高频率的频率综合器设计提供了可靠的工艺基础。在高频频率综合器的系统与关键电路性能指标中,本振的相位噪声限制了系统可以实现的最终信噪比以及系统的最小误码率。随着无线收发机应用的高速发展,宽频带、低相位噪声和高能效成为锁相环频率综合器的研究热点方向。本文围绕高性能CMOS全集成频率综合器的系统与关键模块电路设计方法展开。具体的研究工作体现在以下几个方面:论文首先介绍了锁相环频率综合器的系统架构及其相关的性能指标,建立了锁相环频率综合器的S域线性时不变系统模型,并分析了简单锁相环的环路特性。基于叁阶及四阶锁相环环路滤波器的特性分析,研究了锁相环频率综合器的环路稳定性及动态特性,获得了锁相环各个模块的相位噪声传递函数,指导锁相环系统参数以及模块电路的设计。传统的交叉耦合压控振荡器(VCO)因其简单的结构和低的相位噪声而受到广泛的关注,C类VCO是传统交叉耦合VCO的一种改进结构。相比于传统的交叉耦合VCO,C类VCO的相位噪声更低。但是高频的C类VCO存在可靠性差、振幅不稳定性和调谐线性差的问题,为了满足锁相环频率综合对VCO的相位噪声和环路稳定性的要求,本文设计了一款低噪声、宽频带的C类VCO。该VCO包含两个控制环路,偏置稳定反馈环路使交叉耦合管偏置在C类工作模式,振幅调整反馈环路用于检测并控制VCO的振幅。在起振时,提出的双反馈环路VCO产生时变的偏置电流;在VCO稳定后,根据特定需要调整VCO输出摆幅,从而实现VCO功率和相位噪声的优化。该VCO采用TSMC CMOS 65nm 1P9M工艺设计流片,供电电压为1.2V,功耗为8.2mW。VCO频率调谐范围10.3~11.96GHz,调谐增益约为110MHz/V,输出载波频率偏移1MHz处的相位噪声小于-106dBc/Hz。当双反馈环路开启后,VCO的振幅调整反馈环路检测摆幅并判断VCO需要调整振幅,测试的VCO输出频率为11.96GHz,在距离载波频率偏移100KHz处的相位噪声从-76dBc/Hz降低到-85dBc/Hz,而在距离载波频率偏移1MHz处的相位噪声从-102dBc/Hz降低到-106dBc/Hz。本文基于TSMC CMOS 65nm 1P9M工艺设计并实现了双环VCO分数分频锁相环频率综合器的具体电路。由于频率综合器的相位噪声与建立时间均受温度、工艺条件、电压波动等非理想因素的影响,因此,适当的余量设计与可配置调控变得不可避免。文中设计了可编程环路滤波器、可编程输出电流电荷泵、可编程死区时间鉴频鉴相器、高速宽分频比的分频器和可控时间自动频率校正电路。锁相环的模块可编程设计方法不仅使模块克服工艺和外部环境的变化,还可以灵活调整锁相环的环路带宽和建立时间。可配置的环路参数可以有效地减弱锁相环外部的非理想因素的影响。带隙参考电流源为可编程电荷泵提供一个稳定的、无温漂和低噪声的基准电流源。高速可编程分频器包含一个高速预分频器和一个可编程的多模分频器,多模分频器采用简并TSPC触发器与组合逻辑的方式来减少传输延迟和提高工作频率。数字ΔΣ调制器输出调制信号控制多模分频器实现小数分频。频率综合器的输出使用缓冲电路匹配50欧姆的测试探头。在1.2V的供电电压下,该锁相环频率综合器的功耗为18.2mW,该芯片核心面积为1.5mm~2(包含片内集成的环路滤波器)。测试结果表明:输出频率范围为10.3~11.96GHz,距离载波频率偏移1MHz处的相位噪声小于-106dBc/Hz。环路带宽为180kHz,积分抖动小于1ps,FoM值为-228dB,参考杂散和分数杂散不超过-69.3dBc。VCO的振幅控制电路检测输出摆幅并判断VCO需要提高摆幅时,频率综合器在载波频率为11.96GHz,在距离载波频偏100KHz处,频率综合器的相位噪声从-73dBc/Hz降低到了-80dBc/Hz,而在距离载波频偏1MHz处,频率综合器的相位噪声从-103dBc/Hz降低到了-106dBc/Hz。(本文来源于《西安电子科技大学》期刊2019-06-01）
于越[7]（2019）在《应用于卫星导航频段锁相环频率综合器的设计》一文中研究指出频率综合器是一种高精度、高稳定的频率产生系统,用于在卫星导航系统接收机中产生重要的本振信号。随着卫星通信的快速发展,频率综合器的使用范围越来越广,所以在当今的卫星通信中,要求接收机能够兼容多种工作场合的工作频段。因此,更大的频率输出范围,更低的系统噪声和系统功耗,易于小型集成化成为了频率综合器芯片的设计目标。出于信道间隔和信道切换灵活度的考虑,小数型频率综合器取代整数型频率综合器成为了更好的选择。本文选取锁相环作为卫星导航接收机系统中频率综合器的结构。基于小数分频锁相环系统的复杂性,频率综合器采用自顶向下的设计流程,首先通过MATLAB对锁相环进行稳定性分析和环路参数的确定,然后利用Cadence平台进行电路级设计,从而保证锁相环系统的可靠性。在完成锁相环系统电路级设计之后,还需要对系统进行性能评估,得到锁相环系统的整体噪声性能。在分析系统噪声性能时,本文首先推导和分析了锁相环系统的噪声传递函数,并通过噪声传递函数为锁相环系统建立了MATLAB噪声模型,将电路各模块单独仿真时得到的噪声数据导入至MATLAB噪声模型中,拟合成最终的整体系统噪声。传统运放型电荷泵受工艺角和环境温度的影响,会恶化电荷泵的充放电电流,使充放电电流不匹配。本文提出了一种新型电荷泵电路,根据电荷泵工作时工艺角和温度的不同,在电荷泵电路中加不同的补偿电流。补偿电流降低了电荷泵的电流失配比,优化了整体环路的相位噪声。本文详细分析了整数分频和小数分频的特点,枚举了不同的小数分频方案,根据数字调制器的原理特点,设计了一款输入位宽20bit的MASH1-1-1数字调制器,通过了Cadence平台的验证,完成了MASH1-1-1数字调制器的版图。本文采用SMIC0.18umCMOS工艺设计了一款小数型锁相环频率综合器。通过仿真结果表明,频率综合器的输出频率范围为1.45GHz~1.8GHz,相位噪声为-121dBc/Hz@1MHz,锁定时间为12us左右,整个锁相环频率综合器芯片符合卫星导航系统接收机的指标。(本文来源于《桂林电子科技大学》期刊2019-05-30）
肖磊[8]（2019）在《X波段雷达频率综合器设计》一文中研究指出本文介绍了一种X波段频率综合器的设计方法,该方法结合了直接式合成和间接式合成技术,通过优化频率规划,改善了频率合成器杂散和相位噪声性能。文章给出了原理框图,重点介绍了相位噪声和杂散的分析,文末给出了测试结果。(本文来源于《数字技术与应用》期刊2019年05期）
程少庭[9]（2019）在《PLL+DDS混合频率综合器中滤波器的设计》一文中研究指出本文主要研究设计了PLL+DDS环外混频混合频率合成器中的带通滤波器。首先阐述了PLL+DDS环外混频混合频率合成器的各个组成模块的基本原理、噪声特性、频谱性能等。其中带通滤波器作为PLL+DDS环外混频方式中的重要一环,直接影响混频输出后的杂散特性、相噪特性以及输出频率范围。因此,本文重点对PLL+DDS环外混频混合频率综合器中的带通滤波器进行研究设计,并进行了测试分析。为了合理设计满足系统要求的带通滤波器,本文首先详细分析研究了PLL+DDS环外混频混合频率合成器的各个组成模块的基本原理,根据设计目标,选择了系统中的各个组成模块,具体为ADF4351锁相环、AD9910直接数字频率合成器、ADGM1304单刀四掷MEMS开关以及微带线带通滤波器。其次,根据混频输出后的频谱,总结出此结构中的带通滤波器对阻带抑制要求较高,因此设计出了一款窄带带通滤波器,但为了扩宽其带宽,又设计出了一款中心频率可调的宽带带通滤波器,其输出频率范围为2290MHz-2530MHz,阻带抑制不小于50dB,系统输出功率为-21.37dBm~-20.09dBm,相噪:<-60dBc/Hz@1kHz;<-110dBc/Hz@1MHz。最后,对带通滤波器的带宽、阻带抑制度以及插入损耗进行了测试,并与ADS的后仿真进行了对比分析。通过分析发现,设计出的窄带带通滤波器带宽为65MHz,可调宽带带通滤波器的带宽为240MHz,利用频谱分析仪测试并分析了系统输出、混频输出以及DDS和PLL单独输出的功率、相噪、杂散和输出频率精度,通过测试结果可知,设计出的两款不同的带通滤波器滤除了混频后的杂散,达到了预设目标。(本文来源于《内蒙古大学》期刊2019-04-06）
曲韩宾,谷江,丁理想,高博,张晓朋[10]（2019）在《卫星通信系统CMOS分数分频频率综合器设计》一文中研究指出基于CMOS工艺,设计了一款可用于无线卫星通信系统的低相噪、低杂散、24 bit分数分频频率综合器。频率综合器内部集成LC压控振荡器(VCO),通过自动增益控制电路调整VCO输出频率,采用电荷泵偏移电流线性化技术及Δ-Σ调制器加抖动技术改善相位噪声和杂散性能。在整数模式和分数模式下,带内相位噪声分别为-106.2 dBc/Hz和-99.7 dBc/Hz。VCO的输出频率为1.68～2.08 GHz,10 MHz频偏处相位噪声为-147.88 dBc/Hz。鉴相杂散和分数杂散均低于-72 dBc,分数模式下均方根抖动为634 fs。锁相环底噪声因子和闪烁噪声因子分别为-218.4 dBc/Hz和-249.6 dBc/Hz。频率综合器功率为75 mW,版图面积为1.2 mm×0.8 mm。(本文来源于《半导体技术》期刊2019年02期）
频率综合器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
频率综合器是多普勒全相参雷达的核心器件,提供雷达工作所需的高稳定信号。通过剖析CINR AD/CD雷达频率综合器结构,明确频综故障判断检测方法,针对兴义雷达频率综合器故障案例分析,得出CINR AD/CD型雷达发射信号脉冲异常的诊断步骤,并对维修前后的调制信号和激励信号进行对比分析,方便雷达技术保障人员对CINRAD/CD型雷达频率综合器故障进行检测维修。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
频率综合器论文参考文献
[1].王征晨,武照博,齐全文,王兴华.应用于K波段分数分频频率综合器的多模分频器设计与优化[J].北京理工大学学报.2019
[2].李翠翠,冯和平,杨亭,师远哲.CINRAD/CD雷达频率综合器故障信号检测分析[J].青海气象.2019
[3].张亚云,刘家瑞,王志宇,莫炯炯,郁发新.基于叁步旋转坐标旋转数字计算机算法的直接数字频率综合器实现[J].浙江大学学报(工学版).2019
[4].张毅,郗茜.低功耗低噪声宽带锁相环频率综合器设计分析[J].数码世界.2019
[5].胡佳旺,李文杰,张贵福,杨玉彬.一种超宽带频率综合器设计与实现[J].现代电子技术.2019
[6].黄胜.高性能CMOS频率综合器关键技术研究[D].西安电子科技大学.2019
[7].于越.应用于卫星导航频段锁相环频率综合器的设计[D].桂林电子科技大学.2019
[8].肖磊.X波段雷达频率综合器设计[J].数字技术与应用.2019
[9].程少庭.PLL+DDS混合频率综合器中滤波器的设计[D].内蒙古大学.2019
[10].曲韩宾,谷江,丁理想,高博,张晓朋.卫星通信系统CMOS分数分频频率综合器设计[J].半导体技术.2019