导读:本文包含了应变硅器件论文开题报告文献综述及选题提纲参考文献，主要关键词:应变硅,低场迁移率,绝缘体上硅锗(SGOI),自加热
应变硅器件论文文献综述
李斌[1]（2011）在《应变硅器件低场迁移率模型和新结构SGOI器件的性能分析》一文中研究指出随着CMOS (Complementary Metal Oxide Semiconductor,互补式场效应晶体管)器件尺寸进入亚微米,深亚微米领域,传统器件所采用的材料和器件结构将会接近或达到它们的极限。要克服由于基本的物理问题对传统的MOSFET器件结构的发展所造成的障碍,需要从引入新的材料和采用新的器件结构两方面进行创新。基于SOI (silicon On Insulator,绝缘体上硅)技术和应变硅技术(Si)结合体的新型器件SGOI(SiGe On Insulator绝缘体上硅锗)被认为是纳米范围内最具有应用前景的器件结构。本文从器件结构、物理模型和可靠性等方面对SGOI MOSFET进行了分析研究。主要的研究工作和成果如下：1.论文通过合理地引入数学表达式,考虑了纯硅和掺杂硅中由于声子边界散射引起热导率的减小。在温度范围从300到1000K,硅膜厚度从10nm到1μm之间应用该模型得到的结果和实验数据比较吻合。该代数式模型不仅和实验数据吻合,也和基于积分形式的热导率以及玻尔兹曼传输方程获得预测值一致。该数值热导率的建模和ISE-TCAD电热模拟结果显示,如果不考虑声子边界散射引起的热导率的减小,SOI晶体管的电学和热学性能的评估都会受到比较大的影响。2.从能带角度定性地分析了应力对Si中载流子迁移率的影响,经过分析研究提出了弛豫Si1-xGex层上应变Si n型金属氧化物半导体场效应晶体管(nMOSFET)低场电子迁移率模型,该模型计算得到的结果与报道的实验数据以及ISE模拟得到的结果一致。此外研究了温度和应变Si膜厚度对Si/Si1-xGex nMOSFET中电子迁移率的影响。研究结果显示：由于温度的升高会增加声子与电子的散射概率,导致声学声子散射迁移率降低。阱内的量子效应使得载流子随着厚度的减小而减小,引起载流子通过低迁移率的弛豫Si1-xGex层进行传导,并且弛豫SiGe层和栅氧化层之间非常靠近,这样沟道中界面态密度大大增加,也会降低器件的迁移率。该模型可以模拟任意锗(Ge)组分下的迁移率,数学表达式简单,易于嵌入到器件模拟器中,为设计和优化应变硅电路提供很好的理论支持。3.为了减小SGOI器件的自加热效应,从改进器件结构的角度提出了一种新型的SGOI器件结构,称之为双台阶式埋氧SGOI MOSFET。研究了该器件的工艺流程,使用器件模拟器ISE对该新型器件结构的电学以及热学特性进行了深入的研究,模拟中考虑了边界声子散射引起热导率的减小以及该热导率随温度的变化关系。研究结果表明：由于沟道与漏端交界处电场强度最大,因此该区域会产生大量热量,迁移率退化最严重。通过减小沟道下埋氧层厚度,沟道区域热量可以很快通过薄的埋氧层传送到衬底,有效地降低了器件的自加热效应,也不会对器件的电容特性造成影响,同时该器件的关态电流,输出特性退化,迁移率的退化以及DIBL效应都得到了明显地抑制。因此,采用沟道下薄埋氧的SGOI MOSFET能够提高器件的整体性能和长期可靠性。4.随着沟道长度的减小,纳米级SGOI器件对沟道区域电荷的控制能力持续下降,会出现由于短沟道效应(SCE)引起的DIBL效应(Drain Induced Barrier Lowering effect,沟致势垒降低效应)。在纳米级双台阶式埋氧SGOI MOSFET中引入接地平面(Ground Plane)技术减小短沟道效应对器件性能的影响,分析了引入该技术前后,不同沟道应变下不同栅长下该器件电学性能的差异。研究结果表明：当引入Ground Plane技术后,由于吸引了更多来自于漏端电力线的条数,减小了进入沟道区域的边缘电力线的条数,削弱了平行于沟道的横向电场对沟道区域电荷的作用,降低了沟道与漏端之间空间电荷区的宽度,提高了栅对沟道电荷的控制能力,减小了器件的DIBL效应,抑制了泄漏电流,降低了阈值电压的起伏。这为实现纳米级SGOI器件提供了很好的解决方案。5.为了减小SGOI器件的自加热效应,从引入新的高热导率埋氧层材料的角度提出了一种新的器件结构,称之为SGSOAN(SiGe-silicon-on-aluminum nitride)。在这部分研究中先介绍了这种新型器件的制备工艺流程,接着使用器件模拟器ISE,分析了SGSOAN nMOSFET的电学和热学方面的性能,并和传统的SGOI器件的性能进行了比较。研究结果显示：SGSOAN nMOSFET的输出特性的退化程度远小于SGOI nMOSFET输出特性的退化程度；SGSOAN nMOSFET的跨导高于SGOI nMOSFET的跨导；热阻小于SGOI nMOSFET的热阻一个数量级。此外,研究了Si缓冲层对SGSOAN器件的影响,在Si缓冲层对SGSOAN器件的影响研究中发现：薄Si缓冲层和高Ge组分能够减小器件的阈值电压,提高器件的输出电流。因此,SGSOAN器件结构可以很好地减小SGOI的自加热效应,同时不会影响到器件的电学性能,扩大了其应用的领域。综上所述,本文在SGOI MOSFET结构的基础上,提出了几种新型器件结构,通过数值仿真和物理建模对其进行了深入的理论分析,研究了它们的器件性能,得到了一些有意义的结果,为纳米SGOI MOSFET的实用化提供了指导。(本文来源于《西安电子科技大学》期刊2011-07-01）
施昊[2]（2009）在《深亚微米应变硅器件的模拟研究》一文中研究指出随着集成电路(IC)技术的迅速发展,晶体管的特征尺寸已进入深亚微米、甚至超深亚微米(纳米)级。继续沿用等比例缩小的方法提高当前主流硅CMOS器件的性能受到越来越多物理、工艺的限制。为了使IC能保持摩尔定律预示的发展速度,必须研究开发与硅工艺兼容的新材料、新性能和新结构,这已成为当前学界和业界的共识。近年来,应变硅技术和FinFET新型结构由于在提高CMOS器件性能方面的卓越表现而备受关注。例如,典型的CMOS应变硅器件可通过在PMOS源漏区生长SiGe S/D和在器件表面淀积SiN压应力衬垫来引入沟道压应力,通过控制应变提高空穴迁移率,改善器件性能;在NMOS中可采用应力记忆技术(SMT)和淀积SiN张应力衬垫引入沟道张应力,通过控制应变提高电子迁移率,改善器件性能。因此,优化设计深亚微米、纳米级半导体器件的工艺、结构参数,研究应力对器件性能的影响有重要的科学意义和实用价值。然而,(超)深亚微米半导体结构中局域的微应力、应变的精确测量通常必须借助复杂的微结构分析、测量手段。目前,从实验上研究纳米应变硅器件中的应力分布、以及应力对器件性能的影响,在国内尚无开展。本文尝试使用TCAD工具对一些新型结构进行二维模拟研究,探讨在CMOS器件中引入应力工程的可行性及对器件性能的影响;另外,还对新型Omega FinFET结构进行了叁维模拟研究。在实际工作中,首先使用Sentaurus研究了代表性的应变硅CMOS器件,得到的关键电学特性(如Ion/Ioff)与在类似工艺下制作的器件的实测数据能很好吻合,验证了所用模型和技术路线的正确性。其次,设计了应力引入的不同组合方式,研究了应力分布与器件参数的关系。模拟结果表明引入应力工程可显着提高器件阈值电压变化特性、开关电流特性和亚阈值特性等关键电学行为,从而明显改善CMOS器件的性能。在此基础上,深入研究了PMOS中沟道应力和器件性能受Ge摩尔组分等参数的影响,以及NMOS中沟道应力和器件性能受SiN衬垫层本征应力、薄膜厚度的影响。最后,还采用Sentaurus对Omega FinFET的电学特性进行了叁维模拟研究,得到了合理的关键电学参数;在验证模拟方法正确性的基础上进一步研究了Omega FinFET的其它电学特性。研究结果可以为新型应变硅器件的设计、制作、测量提供有益的参考。(本文来源于《江南大学》期刊2009-08-01）
鬲鹏飞[3]（2009）在《应变硅器件电学特性研究》一文中研究指出应变硅技术通过在传统的体硅器件中引入应力来改善迁移率进而提高器件性能,而且应变CMOS以体硅工艺为基础而不需要太过复杂的工艺,因而正在作为一种廉价而高效的技术而得到越来越广泛的应用。本文研究应变硅和应变硅锗物理特性和MOS器件电学特性,研究建立应变硅表面沟道MOsFET、应变硅锗表面和埋沟MOSFET结构模型,采用耗尽层近似和一维泊松方程,分别建立其阈值电压模型,建立伏安特性、跨导、漏导和截止频率等电学特性参数,并用MATLAB进行了模拟分析。应用二维器件模拟软件MEDICI对集成CMOS器件主要结构参数对器件性能的影响做模拟研究,以选取适当的参数优化器件性能。通过模拟的结果证明这种新型器件性能良好,具有很好的应用前景。(本文来源于《西安电子科技大学》期刊2009-01-01）
应变硅器件论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着集成电路(IC)技术的迅速发展,晶体管的特征尺寸已进入深亚微米、甚至超深亚微米(纳米)级。继续沿用等比例缩小的方法提高当前主流硅CMOS器件的性能受到越来越多物理、工艺的限制。为了使IC能保持摩尔定律预示的发展速度,必须研究开发与硅工艺兼容的新材料、新性能和新结构,这已成为当前学界和业界的共识。近年来,应变硅技术和FinFET新型结构由于在提高CMOS器件性能方面的卓越表现而备受关注。例如,典型的CMOS应变硅器件可通过在PMOS源漏区生长SiGe S/D和在器件表面淀积SiN压应力衬垫来引入沟道压应力,通过控制应变提高空穴迁移率,改善器件性能;在NMOS中可采用应力记忆技术(SMT)和淀积SiN张应力衬垫引入沟道张应力,通过控制应变提高电子迁移率,改善器件性能。因此,优化设计深亚微米、纳米级半导体器件的工艺、结构参数,研究应力对器件性能的影响有重要的科学意义和实用价值。然而,(超)深亚微米半导体结构中局域的微应力、应变的精确测量通常必须借助复杂的微结构分析、测量手段。目前,从实验上研究纳米应变硅器件中的应力分布、以及应力对器件性能的影响,在国内尚无开展。本文尝试使用TCAD工具对一些新型结构进行二维模拟研究,探讨在CMOS器件中引入应力工程的可行性及对器件性能的影响;另外,还对新型Omega FinFET结构进行了叁维模拟研究。在实际工作中,首先使用Sentaurus研究了代表性的应变硅CMOS器件,得到的关键电学特性(如Ion/Ioff)与在类似工艺下制作的器件的实测数据能很好吻合,验证了所用模型和技术路线的正确性。其次,设计了应力引入的不同组合方式,研究了应力分布与器件参数的关系。模拟结果表明引入应力工程可显着提高器件阈值电压变化特性、开关电流特性和亚阈值特性等关键电学行为,从而明显改善CMOS器件的性能。在此基础上,深入研究了PMOS中沟道应力和器件性能受Ge摩尔组分等参数的影响,以及NMOS中沟道应力和器件性能受SiN衬垫层本征应力、薄膜厚度的影响。最后,还采用Sentaurus对Omega FinFET的电学特性进行了叁维模拟研究,得到了合理的关键电学参数;在验证模拟方法正确性的基础上进一步研究了Omega FinFET的其它电学特性。研究结果可以为新型应变硅器件的设计、制作、测量提供有益的参考。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
应变硅器件论文参考文献
[1].李斌.应变硅器件低场迁移率模型和新结构SGOI器件的性能分析[D].西安电子科技大学.2011
[2].施昊.深亚微米应变硅器件的模拟研究[D].江南大学.2009
[3].鬲鹏飞.应变硅器件电学特性研究[D].西安电子科技大学.2009
标签：应变硅; 低场迁移率; 绝缘体上硅锗(SGOI); 自加热;