导读:本文包含了多线程微处理器论文开题报告文献综述及选题提纲参考文献，主要关键词:MIPS架构,多线程,取指切换,UVM
多线程微处理器论文文献综述
刘文凯[1]（2016）在《基于RISC架构的多线程微处理器设计及验证》一文中研究指出微处理器的硬件多线程架构是计算机体系结构中一种重要的线程级并行方式,其以增加少量逻辑资源为代价,将单核映射为多个逻辑核,使处理器可以同时执行多个线程的指令。本文基于MIPS32指令集,设计了单核微处理器,在此基础上设置多个线程上下文环境以及共享流水线,将单核映射为四个逻辑核,使多个线程的指令可以在处理器内部交叉执行。本文在对同时多线程结构深入研究与总结的基础之上,设计了一个适用于RISC处理器核心的多线程微结构,用硬件实现可以同时运行四个线程指令的设计目标,处理器取指部件设计四个程序计数器,通过线程控制器完成各个线程的取指切换,每个线程拥有独立的通用寄存器文件,设计多线程流水线寄存器用于保存当前周期各线程的执行结果,设计协处理单元以实现其精确异常处理,多线程流水级执行部件中的译码器、功能部件ALU和访存控制器采用共享方式,处理器所有模块均使用Verilog硬件描述语言设计完成。针对多线程软核微处理器构建测试用例,完成了指令功能与系统功能的定向测试,并且搭建基于UVM验证方法学的SystemVerilog验证平台进行大规模随机验证,构造覆盖点数据完成了功能覆盖率统计分析。该硬件多线程微处理器内核在TSMC 40nm工艺下使用Design Compiler完成逻辑综合,其运行时钟频率达到550MHz,同时运行四个线程的指令使处理器的吞吐率和并行度大幅度提升。(本文来源于《西安理工大学》期刊2016-06-30）
丁杰[2]（2016）在《面向外设管理的微处理器硬件多线程扩展》一文中研究指出近年来,物联网技术发展迅速,广泛地应用于社会生活,如智能家居、医疗电子、汽车电子等。物联网技术本质上是传感器控制系统,其利用大量传感器设备去采集事物的信息,传感器设备一般具有实时性要求。传统微处理器针对有实时性要求的外设管理存在局限性,如需要保存与恢复中断现场、中断响应延迟随机性较大等。本文基于传统微处理器扩展设计了一款面向外设管理的硬件多线程处理器,主要的设计目标有两点：一是提高中断响应速度；二是当多中断并发处理时,减少中断平均处理时间。为了加快中断的响应速度,本文提出一种基于CK802嵌入式微处理器的细粒度多线程扩展设计方案,支持四个硬件线程并行处理中断,并且允许中断派发器直接将中断服务程序派发到处理器的硬件线程上执行,无需软件干预,减少了中断现场的保存与恢复操作。同时,本文还提出一种条件轮询的硬件线程调度策略,该策略只允许就绪的硬件线程参与调度,相比于轮询调度策略,在多中断并发场景下,其能够更好地隐藏并发中断的流水线延迟,提高处理器的中断并行处理效率,减少中断处理平均所需的时间。本文对多线程扩展前后的处理器进行了对比分析。实验表明当硬件多线程处理器中存在空闲硬件线程时,其中断响应延迟只需一个时钟周期,远快于基准处理器12个时钟周期的中断响应速度。而且当多中断并发处理时,硬件多线程处理器的中断平均处理时间较基准处理器减少了48.80%,代价是综合面积增加了15.2%。本文还将该硬件多线程处理器与按轮询策略调度的硬件多线程处理器进行了对比分析,实验表明当多中断并发处理时,本文实现的硬件多线程处理器的中断平均处理时间比按轮询策略调度的硬件多线程处理器减少了15.43%,而综合面积只增加了1.3%。(本文来源于《东南大学》期刊2016-06-02）
朱成博[3]（2013）在《多线程微处理器指令双发射结构的设计与实现》一文中研究指出T2处理器是一款多核多线程处理器。每个处理器核包含8个线程，分成两组，组内采用细粒度多线程，组间采用同时多线程。T2每个线程组每个周期只发射一条指令执行，因此对单线程而言IPC（Instruction Per Cycle）不会超过1，这使得T2的单线程性能较低。单线程性能是处理器设计中需要考虑的重要因素。一方面，由于很多应用程序都是串行程序，其执行速度依赖于单线程的性能；另一方面，并行程序中总有不能并行化的部分，这一部分仍然需要串行执行。因此提高单线程性能具有重要的意义。本文以T2处理器为基础，对双发射结构进行改进，使其支持单线程双发射，以提高单线程的性能。论文的主要工作有：1．基于T2设计并实现了单线程双发射结构，以开发单线程的指令级并行、提高单线程性能；2．提出双发射结构的功能验证和性能评估方案，搭建了软件模拟平台并建立了模拟需要的功能模型，提取了功能验证点并据此编写了功能验证需要的测试激励；3．在搭建的软件模拟平台上对单线程双发射结构进行了功能验证和性能评估。结果表明，论文设计并实现的单线程双发射结构实现了预期的功能，有效提高了单线程的性能。(本文来源于《国防科学技术大学》期刊2013-03-01）
谢林川[4]（2012）在《面向多核多线程微处理器的优化》一文中研究指出伴随着计算机硬件以及软件的快速发展,多核心的CPU正在快速普及到各个部门,当前撑血设计和软件开发的热门问题是电脑上的并行计算。并行计算的出现对传统的串行计算是一个巨大的改变,现在multi-core(多核)以及multi-threading(多线程:特质硬件线程)处理器发展飞速,成为了外来研发技术和硬件设施的新领域。(本文来源于《数字技术与应用》期刊2012年04期）
姚云茂[5]（2008）在《多线程微处理器取指和线程选择的研究与实现》一文中研究指出在工艺技术和应用的双重推动下,多线程已经成为当前高性能微处理器的主流体系结构。多线程微处理器能够同时开发指令级并行性(Instruction Level Parallelism,简称ILP)和线程级并行性(Thread Level Parallelism,简称TLP),充分利用芯片面积和流水线资源,提高处理器的吞吐率。本文在深入分析了当前多线程微处理器的取指与线程选择设计关键技术,以及Cache设计关键技术的基础上,根据X处理器的特点,设计并实现了该处理器的取指与线程选择功能部件,主要包括指令Cache、指令TLB、Cache失效缓冲(Cache Miss Buffer,简称CMB)、指令buffer、地址生成逻辑以及线程选择逻辑。本文还完成取指和线程选择等功能部件的模拟验证和逻辑综合。经过模块级、部件级、系统级叁个层次的测试,验证了设计的正确性。逻辑综合结果表明,取指与线程选择部件的工作频率达到了X处理器的设计要求。本课题研究的内容是国家重大科研项目“高性能X处理器”一部分,研究和设计成果直接应用于该项目。(本文来源于《国防科学技术大学》期刊2008-11-01）
郭松柳,汪东升,汤志忠[6]（2008）在《同时多线程微处理器结构的性能功耗研究》一文中研究指出为同时多线程微处理器结构建立的准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构的方法,达到减少整体功耗的目的;同时,此功耗评估模型也可以作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。(本文来源于《计算机工程与应用》期刊2008年28期）
刘权胜,杨洪斌,吴悦[7]（2008）在《32位同时多线程微处理器的ALU设计》一文中研究指出针对传统ALU存在较大硬件资源浪费的缺点,提出了一种指令执行并行度宽、资源利用率高的同时多线程ALU。同时多线程ALU由7个并行的部件组成。每个部件高效的执行两个线程的指令。这种由7个部分组成的分布式ALU提高了指令并行执行的宽度,大大降低了水平浪费和垂直浪费。对微处理器ALU进行功能验证与仿真,并用综合工具完成逻辑综合。(本文来源于《计算机工程与设计》期刊2008年11期）
杨洪斌,吴悦,刘权胜[8]（2008）在《同时多线程微处理器分布式保留站结构的数据流技术》一文中研究指出为提高同时多线程微处理器数据流指令高效并行执行性能,提出一种7个部分组成的分布式保留站结构.分布式保留站结构的同时多线程微处理器中采用了线程独占重排序缓冲的提交机制及能够快速访问且硬件复杂度低的寄存器堆.两线程指令执行的结果表明数据流指令的并行度得到明显提高.对保留站、重排序缓冲提交机制及寄存器堆协同工作的功能进行验证与仿真,用综合工具完成逻辑综合.(本文来源于《应用科学学报》期刊2008年02期）
剑鸣[9]（2007）在《Sun带来多线程冲击》一文中研究指出日前，Sun公司发布了该公司最新的商用微处理器UltraSPARC T2。这款产品拥有8个内核，每个内核包含8个线程，由于每个线程都能运行自己的操作系统，因此该处理器在单芯片上提供了一个巨大的64路系统。对于这一产品，业界和用户均给予了高度关注。 (本文来源于《计算机世界》期刊2007-08-27）
任苙萍[10]（2006）在《首开多线程架构“MIP SInside”,向非计算机类电子的微处理器世界进发》一文中研究指出MIPS内核在多媒体一直有着极好的成绩,其中拥有95%市场份额的光缆解调器尤令人印象深刻,而线缆机顶盒、VoIP和DVD录像机也不遑多让,市占率估计也都在七成以上。MIPS科技中国区总代表黎庆生表示,MIPS最近一个财年已连续10个季度处于盈利状态,目前(本文来源于《电子与电脑》期刊2006年12期）
多线程微处理器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
近年来,物联网技术发展迅速,广泛地应用于社会生活,如智能家居、医疗电子、汽车电子等。物联网技术本质上是传感器控制系统,其利用大量传感器设备去采集事物的信息,传感器设备一般具有实时性要求。传统微处理器针对有实时性要求的外设管理存在局限性,如需要保存与恢复中断现场、中断响应延迟随机性较大等。本文基于传统微处理器扩展设计了一款面向外设管理的硬件多线程处理器,主要的设计目标有两点：一是提高中断响应速度；二是当多中断并发处理时,减少中断平均处理时间。为了加快中断的响应速度,本文提出一种基于CK802嵌入式微处理器的细粒度多线程扩展设计方案,支持四个硬件线程并行处理中断,并且允许中断派发器直接将中断服务程序派发到处理器的硬件线程上执行,无需软件干预,减少了中断现场的保存与恢复操作。同时,本文还提出一种条件轮询的硬件线程调度策略,该策略只允许就绪的硬件线程参与调度,相比于轮询调度策略,在多中断并发场景下,其能够更好地隐藏并发中断的流水线延迟,提高处理器的中断并行处理效率,减少中断处理平均所需的时间。本文对多线程扩展前后的处理器进行了对比分析。实验表明当硬件多线程处理器中存在空闲硬件线程时,其中断响应延迟只需一个时钟周期,远快于基准处理器12个时钟周期的中断响应速度。而且当多中断并发处理时,硬件多线程处理器的中断平均处理时间较基准处理器减少了48.80%,代价是综合面积增加了15.2%。本文还将该硬件多线程处理器与按轮询策略调度的硬件多线程处理器进行了对比分析,实验表明当多中断并发处理时,本文实现的硬件多线程处理器的中断平均处理时间比按轮询策略调度的硬件多线程处理器减少了15.43%,而综合面积只增加了1.3%。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
多线程微处理器论文参考文献
[1].刘文凯.基于RISC架构的多线程微处理器设计及验证[D].西安理工大学.2016
[2].丁杰.面向外设管理的微处理器硬件多线程扩展[D].东南大学.2016
[3].朱成博.多线程微处理器指令双发射结构的设计与实现[D].国防科学技术大学.2013
[4].谢林川.面向多核多线程微处理器的优化[J].数字技术与应用.2012
[5].姚云茂.多线程微处理器取指和线程选择的研究与实现[D].国防科学技术大学.2008
[6].郭松柳,汪东升,汤志忠.同时多线程微处理器结构的性能功耗研究[J].计算机工程与应用.2008
[7].刘权胜,杨洪斌,吴悦.32位同时多线程微处理器的ALU设计[J].计算机工程与设计.2008
[8].杨洪斌,吴悦,刘权胜.同时多线程微处理器分布式保留站结构的数据流技术[J].应用科学学报.2008
[9].剑鸣.Sun带来多线程冲击[N].计算机世界.2007
[10].任苙萍.首开多线程架构“MIPSInside”,向非计算机类电子的微处理器世界进发[J].电子与电脑.2006