导读:本文包含了跨时钟域论文开题报告文献综述及选题提纲参考文献，主要关键词:跨时钟域,边沿检测同步器,非重迭时钟
跨时钟域论文文献综述
戴晶星,李富华,刘学观,黄君山,侯汇宇[1]（2019）在《一种新型跨时钟域边沿检测同步器》一文中研究指出传统的边沿检测同步器由触发器构成,被同步的数据至少需要在新时钟域的1个时钟周期内保持有效。提出一种新型边沿检测同步器,由两相无重迭时钟产生电路、5个锁存器等构成。理论分析结果表明,新型边沿检测同步器中数据稳定时间的极限值为新时钟域的0.75个周期。基于Nuvoton 0.35μm 2P3M CMOS工艺,采用Verilog_XL工具进行仿真验证。结果表明,新型边沿检测同步器的时序与理论分析一致。采用0.8个新时钟域周期的实例,验证了新型边沿检测同步器的工作正常,同步器的分辨率有所提高。(本文来源于《微电子学》期刊2019年05期）
张启晨[2]（2019）在《静态形式验证在跨时钟域和复位验证中的应用》一文中研究指出Soc芯片的各个复杂功能模块中通常包含多个时钟域和复位域,跨时钟域信号路径设计的错误可能引起亚稳态问题进而导致设计故障。本文介绍了亚稳态的危害、以及传统的验证方法。相对于传统动态仿真方法耗时、容易遗漏的缺点,静态形式验证利用数学方法进行穷举,可以高效、快速、完备的检查可能出现的所有场景,提高验证的质量和效率。本文通过实例,利用静态形式验证技术对不同规模的设计中存在的跨时钟域和复位问题进行检视,并对验证结果进行了对比和分析。(本文来源于《中国集成电路》期刊2019年04期）
宋文强,胡毅[3]（2018）在《FPGA跨时钟域信号同步设计方法研究》一文中研究指出随着FPGA功能越来越复杂,其内部设计经常包含多个异步时钟,将FPGA分割为多个时钟域,不同时钟域之间进行的数据和信号通信引入了跨时钟域问题。本文主要阐述了跨时钟域设计常见问题、跨时钟域信号同步方案,在此基础上从验证工程师角度出发,介绍了如何进行跨时钟域验证的方法和步骤,为更好地进行跨时钟域分析提供了一种思路。(本文来源于《单片机与嵌入式系统应用》期刊2018年09期）
尤然,王鹏,范毓洋[4]（2018）在《基于Questa CDC的机载电子信号跨时钟域传输分析验证方法研究》一文中研究指出FAA确认了DO-254为机载电子硬件审查的可接受手段,Order 8110.105Chg1对FAA认证人员如何使用DO-254提供了指导,但对多时钟域信号传输时的亚稳态问题等问题的指导不够具体,本文基于Questa CDC对多时钟域信号跨时钟域传输的亚稳态、重汇聚等问题的分析和验证方法进行了研究提取,为适航审定提供了参考。(本文来源于《2018（第七届）民用飞机航电国际论坛论文集》期刊2018-04-17）
李贞妮,李晶皎,王爱侠,钟顺达[5]（2018）在《片上网络跨时钟域的高速数据通信接口设计》一文中研究指出为了解决跨时钟域问题对基于片上网络的高速数据传输造成的功能误差,提出了一种新的片上网络跨时钟域高速数据通信接口电路。针对采用多电压频率岛分配方案的异步片上网络,将多路选择器模块和基于令牌环的环形异步FIFO相结合构成跨时钟域高速数据通信接口电路。实验结果表明,该算法及电路设计能够有效减小亚稳态的影响,增加片上网络系统数据传输的吞吐率,满足用于视频采集和处理系统的片上网络对大数据量和高速度数据码流进行实时传输的需求。(本文来源于《单片机与嵌入式系统应用》期刊2018年03期）
赵旸,梁步阁,杨德贵,赵党军[6]（2018）在《多时钟系统下跨时钟域同步电路的设计》一文中研究指出针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题,分析了以往的优化方法的优缺点,然后从电路的角度出发,提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单,可靠性高,通过仿真实验和实测实验验证,能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发,且很好地解决了亚稳态等问题。(本文来源于《电子技术应用》期刊2018年02期）
王利祥[7]（2017）在《FPGA设计中跨时钟域的问题与方法》一文中研究指出随着科学技术的发展,在FPGA设计中多时钟设计是一个经常遇到而且因为功能的需要无法避免问题。在不同时钟域之间传输数据或者控制信号,如果对其中出现的特殊情况估计不足,将会对设计造成灾难性的后果。因此,设计人员在设计电路时必须加入相应的同步机制,确保信号在跨时钟域传输时能够可靠进行。本文从触发器时序理论基础为出发点,分析研究数字化电路设计中跨时钟域传输信号时亚稳态现象产生的原因以及危害,然后分析和研究了解决跨时钟域传输过程中遇到的各种同步技术,分析和比较在不同场合的应用以及各自的优缺点。(本文来源于《电子技术与软件工程》期刊2017年24期）
王良,方粮,池雅庆,王之元[8]（2017）在《基于指示信号方式实现跨时钟域数据传输的方法》一文中研究指出随着片上系统(SoC)技术的发展,芯片内各个模块交流频繁。异步系统因功耗低、速度提升潜力大和抗干扰能力强而备受青睐,但是异步电路设计复杂,数据的跨时钟域传输是亟需解决的问题。国际上目前最流行的方式是FIFO,但随着SoC复杂度的提升,一个系统上集成上百个模块,利用FIFO将会占用大量的资源,产生很大的功耗。通过分析异步传输的特点,提出一种使用指示信号来实现跨时钟域数据传输的方法,该方法与FIFO相比,在性能不减的情况下大大降低了功耗及其复杂度。利用Verilog对两个模块(CPU和FPGA)的跨时钟域数据传输进行设计仿真,通过Xilinx公司的Vivado硬件验证了其可行性。最后通过与FIFO方式的设计进行对比,说明该方法比FIFO具有更好的应用价值。(本文来源于《计算机工程与科学》期刊2017年12期）
王鹏,尤然,刘旭红,范毓洋,田毅[9]（2017）在《基于SoC的信号跨时钟域传输验证方法研究》一文中研究指出在SoC信号跨时钟域传输时,有可能会产生亚稳态等问题。到目前为止,对信号跨时钟域传输还没有一套完整且通用的验证方法。因此,在传统SoC设计和验证仿真工具的基础上,形成了关于信号跨时钟域传输的一整套验证方法。其中包括CDC结构分析、基于断言的CDC协议验证、亚稳态注入分析叁部分。通过此套方法可以在设计初期发现设计中的缺陷,提高设计的可靠性。(本文来源于《电子技术应用》期刊2017年12期）
刘勇[10]（2017）在《基于FPGA的数据采集系统中跨时钟域设计的研究》一文中研究指出随着数字电路系统设计复杂性的增加,一个系统中存在多个时钟域,而信号在不同的时钟域之间进行传递时会带来由跨时钟域引起的亚稳态,从而导致对下一级逻辑电路的影响。本文论述了在基于FPGA的数据采集系统设计中对跨时钟域信号处理的几种方式,从而尽可能的保证了信号在跨时钟域设计中的稳定性。(本文来源于《数码世界》期刊2017年04期）
跨时钟域论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
Soc芯片的各个复杂功能模块中通常包含多个时钟域和复位域,跨时钟域信号路径设计的错误可能引起亚稳态问题进而导致设计故障。本文介绍了亚稳态的危害、以及传统的验证方法。相对于传统动态仿真方法耗时、容易遗漏的缺点,静态形式验证利用数学方法进行穷举,可以高效、快速、完备的检查可能出现的所有场景,提高验证的质量和效率。本文通过实例,利用静态形式验证技术对不同规模的设计中存在的跨时钟域和复位问题进行检视,并对验证结果进行了对比和分析。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
跨时钟域论文参考文献
[1].戴晶星,李富华,刘学观,黄君山,侯汇宇.一种新型跨时钟域边沿检测同步器[J].微电子学.2019
[2].张启晨.静态形式验证在跨时钟域和复位验证中的应用[J].中国集成电路.2019
[3].宋文强,胡毅.FPGA跨时钟域信号同步设计方法研究[J].单片机与嵌入式系统应用.2018
[4].尤然,王鹏,范毓洋.基于QuestaCDC的机载电子信号跨时钟域传输分析验证方法研究[C].2018（第七届）民用飞机航电国际论坛论文集.2018
[5].李贞妮,李晶皎,王爱侠,钟顺达.片上网络跨时钟域的高速数据通信接口设计[J].单片机与嵌入式系统应用.2018
[6].赵旸,梁步阁,杨德贵,赵党军.多时钟系统下跨时钟域同步电路的设计[J].电子技术应用.2018
[7].王利祥.FPGA设计中跨时钟域的问题与方法[J].电子技术与软件工程.2017
[8].王良,方粮,池雅庆,王之元.基于指示信号方式实现跨时钟域数据传输的方法[J].计算机工程与科学.2017
[9].王鹏,尤然,刘旭红,范毓洋,田毅.基于SoC的信号跨时钟域传输验证方法研究[J].电子技术应用.2017
[10].刘勇.基于FPGA的数据采集系统中跨时钟域设计的研究[J].数码世界.2017