一、面向电路板级的边界扫描技术的应用（论文文献综述）
王原[1]（2021）在《数模混合电路边界扫描测试软件的设计与实现》文中提出随着电路板集成度的不断提高,传统测试方法已经难以满足高密度电路板的测试需求,边界扫描技术的出现为解决高密度电路板的测试问题提供了强有力的手段。边界扫描技术发展至今,已形成了一套完善的测试理论体系,包含IEEE1149.1、IEEE 1149.4、IEEE 1149.5、IEEE 1149.6、IEEE 1149.7等通用标准。国外对边界扫描技术的研究起步较早,已研制出了用于边界扫描测试的软件产品。由于存在技术封锁,国内虽然也研制出了用于边界扫描测试的软件,但与国外成熟的产品相比仍存在一定差距。因此,开发测试功能多样、具有自主知识产权的边界扫描测试软件具有重要意义。本文以实际项目“xxx装备故障诊断系统研制”为工程背景,对数模混合电路边界扫描测试软件的设计与实现进行了研究,本文的主要研究内容包括:1.软件总体方案的设计。本文对软件进行了需求分析,从软件应具备的功能出发,设计了软件的总体结构,将软件划分为三个功能模块:测试文件解析模块、数字电路诊断模块、数模混合芯片AD/DA诊断模块,并根据测试需求设计了工程配置文件与用户图形界面。2.测试文件解析方法的研究与实现。本文介绍了边界扫描链路、可测网络等理论,分析了测试文件的格式,研究了从网表文件、BSDL文件中获取可测网络信息的方法以及从PCB报表文件中获取各器件管脚间距离信息的方法,编写程序实现了测试文件解析方法。3.数字电路边界扫描诊断方法的研究与实现。本文提出了基于遗传算法的结构测试向量生成算法,通过仿真分析,对比了该算法与其他算法的紧凑性指标和完备性指标,验证了该算法的有效性。将该算法和三种经典算法集成到了软件的数字电路诊断模块中,编写程序实现了软件的测试向量生成功能与测试结果诊断功能。4.数模混合芯片AD/DA边界扫描诊断方法的实现。本文介绍了适用于AD/DA边界扫描测试的扫描链路、测试向量生成算法,编程实现了基于IEEE1149.1标准的数模混合芯片AD/DA的测试方法,弥补了现有商用边界扫描测试软件由于被测芯片不支持IEEE 1149.4标准而导致的无法通过该标准实现数模混合电路测试的不足。5.软件的测试与验证。在项目搭建的测试验证系统中,对软件的测试文件解析模块、数字电路诊断模块、数模混合芯片AD/DA诊断模块进行了功能测试。在数字电路测试板和混合电路测试板上随机注入故障并用软件进行故障诊断,重复进行40组实验后,用点估计与区间估计方法分别计算了测试的故障检测率与故障隔离率,结果表明,故障检测率与隔离率均达到项目指标要求,验证了本文软件的有效性。
程杰[2]（2021）在《基于边界扫描测试链路的故障注入软件设计与实现》文中研究说明随着社会的高速发展与进步,电路与系统的可靠性与容错性越来越受到开发人员的关注,在系统的容错性评价中,故障注入技术因其便捷、快速、有效而被越加广泛地被运用。传统的基于边界扫描测试理论的故障注入方法往往需要结合边界扫描硬件控制器来收发指令或数据,通过修改总线、寄存器和内存的数据达到故障注入的目的,而因为需要硬件配合,导致方法较复杂,硬件成本高昂,涉及到软硬件指令,时序繁复。针对上述存在的问题,本文在某部级项目“XXX装备故障诊断系统研制”的支持下,由实际中产生的问题而研究出一种基于边界扫描测试链路的故障注入方法,并设计出具体的软件,该故障注入方法不依赖硬件控制器,故障注入方便快捷,降低了成本。论文主要进行了以下工作:（1）设计软件总体流程方案。本软件划分为网表文件和边界扫描文件处理模块、透明元件模型与边界扫描测试链路生成模块、故障注入与优化模块。软件通过相关文件信息生成边界扫描测试链路模型,根据链路信息对不同的网络进行分类,根据不同的网络修改网络架构,生成新的网络结构,模拟互连短路故障的故障注入。（2）设计实现文件处理模块。深入研究分析了网表文件和边界扫描文件的格式与相关规范,根据不同文件的特点,设计出采用正则表达式匹配关键段落的办法去获取相关信息,研究出了版本通用的解析处理方案。（3）创建透明元件模型,设计数据库表,设计并实现生成边界扫描测试链路模型的算法。研究透明元件的概念和特点,并以约定格式保存透明元件模型,创建透明元件库;建立了数据库的结构模型,设计存储数据的数据库表;提出并实现生成边界扫描测试链路模型的算法,包括单链的生成与多链的生成。（4）提出了一种新的故障注入方法,并用软件设计与实现。本文的故障注入方法是利用边界扫描测试链路作为可测性设计的主干地位,将电路板上的网络根据链路信息以及引脚信息,对网络进行分类,然后对不同类别的网络实施故障注入。故障注入是改变原有的网络结构,按照一定规则重新组合网络,以模拟永久性的互连短路故障。最后还设计了优化故障注入点的推荐算法,以优化故障注入。（5）对软件功能进行测试与验证。以实际电路板为测试实例,对软件不同模块的功能进行了多次测试验证,故障注入模块的验证采用了两种不同的边界扫描测试系统并实施多种不同方式的故障注入来验证注入的效果,注入故障均得到成功检测。测试结果说明故障注入软件功能完善,软件的故障注入效果与跳线帽、拨码开关一致,故障注入结果可靠。
张玮琦[3]（2021）在《一种通信装备Built-In Test技术研究与实现》文中研究表明信息技术与半导体工艺的日益发展,在提高装备性能的同时也使其自身复杂性不断增加。为保证装备维修性、可靠性、可用性以及战备完好性等指标,故障诊断测试也历经了由简单到先进、由外部到机内的发展阶段,可测性设计也成为装备设计初期需注重的关键环节。基于上述背景,本文对一种通信装备的机内测试技术进行研究与实现,设计了一种面向通信装备故障诊断测试的BIT（Built-In Test）硬件平台。主要研究内容如下:1.根据GJB2547A-2012中对机内测试的规范要求,以及对通信装备的各模块电路及功能进行分析,建立起通信装备的机内测试系统的基本模型。针对不同模块电气特性以及待测信号的参数区别,对机内测试系统的测试点进行选取,并选择相应的测试参数以及测试方法。2.基于IEEE 1149.5中的模块测试及维护总线（Module Testing and Maintenance bus,MTM bus）,对BIT测试系统架构进行设计,实现主系统与分级测试系统单元之间的广播通信、主系统与上位机的通信以及故障显示等功能。3.针对测试模型中所得的无源测试点的测试需求,设计了射频BIT和中频BIT电路。考虑到BIT的约束条件,对单量程宽频带的无源测试结构进行设计,并验证其可行性。4.针对测试模型中所得的有源测试点需求,基于IEEE 1149.1协议标准,设计了数字BIT分系统,实现了对数字芯片的边界扫描测试功能。最后使用标准信号源模拟通信装备中待测测试点处信号,通过上位机软件下发测试命令,对设计的测试平台性能指标进行模拟测试验证。
钟秋霞[4]（2020）在《一种通信设备机内测试系统的软件设计》文中提出相较于传统的通过外部测试仪器对设备进行离线测试,机内测试（BIT）能够在设备内部进行故障检测,并将故障定位到外场或内场可更换单元,进而快速地完成对故障单元的更换,保障装备的作战能力。本文从机内测试的角度设计了一种应用于通信设备故障诊断的机内测试系统的软件,该软件平台通过软件界面的参数设置对硬件被测电路发送测试命令控制硬件执行测试任务,能够对硬件电路返回的测试数据进行收集分析处理,实现对模拟信号参数测量与数字电路边界扫描测试。论文在需求分析基础上给出软件整体方案设计,然后分章节详细介绍了各个功能模块的设计实现过程。论文的主要研究内容如下:1.模拟BIT电路的信号参数测量及显示。该部分包括对射频模块、中频模块、低频模块的参数测量,针对不同测量对象、不同测试模式,机内测试系统软件设计了模拟BIT各类型控制命令及参数,实现了对射频信号的频率、功率参数的大量程测量,中频FM、AM信号的调制参数测量,以及8通道低频信号参数测量。同时,根据用户设定允许范围,对测量结果进行判决和下发。2.数字BIT集成电路边界扫描测试功能。通过对边界扫描技术研究,以及对集成电路器件BSDL文件、PCB电路网表文件规范的分析与处理的基础上,软件实现了被测电路边界扫描信息与网络连接关系提取,进而获得电路板可测网络,以及测试矢量与构建边界扫描链路的自动生成等任务,应用层通过发送数字BIT控制命令,快速实现数字集成电路的故障测试及诊断功能。3.机内测试系统的软件界面设计。根据测试需求设计仪器界面控制界面,通过用户操作生成对应BIT控制命令控制被测电路执行测试任务,以及模拟BIT测试结果、数字BIT测试结果的实时显示,实现了良好的人机交互功能。本设计的通信设备机内测试系统软件在硬件平台上进行了程序调试与功能验证,各个功能模块均可正确、有效工作,达到了设计的预期效果。
吴岛[5]（2020）在《IEEE1687标准在图像处理IP上的应用与优化》文中研究表明随着社会对更小更纤薄电子产品的追求及半导体工艺技术的发展,当代So C芯片也在朝着尺寸更小、功能更多的方向发展,IC设计公司为降低芯片成本、缩短开发时间,IP核复用技术被大规模应用在So C上,然而由于这些IP核往往来自于不同的供应商,有着不同的测试需求,访问和测试这些IP变得十分困难,原本的测试协议（IEEE1149.1标准）逐渐无法完全满足现代测试需求,IEEE1687标准从被定义开始就是为了解决IP中嵌入式器件的访问测试难题,该标准开发了一种通过IEEE 1149.1标准下的测试访问端口（TAP）访问嵌入式仪器的方法,从而无需定义嵌入式仪器本身,解决了嵌入式仪器芯核的访问测试问题。针对目前在测试过程中对嵌入式仪器测试访问比较困难这一问题,本文以IEEE1687标准为基础,结合可测试性理论,对一款具有5.6万触发器的图像处理IP进行了可测试性设计与实现,并通过仿真验证证明了IJTAG网络（IEEE1687标准）对嵌入式器件进行访问测试的可行性和有效性。本文围绕图像处理IP主要从以下几个方面进行了研究:（1）分析IEEE1149.1标准、IEEE1500标准及IEEE1687标准的基本工作原理,对比这三种标准间的区别和联系。分析IEEE1687标准带来的新变化及其对可测试性设计的影响。（2）根据图像处理模块的基本信息和测试要求,从整体上进行可测试性设计分析,确立测试方案并实现测试电路的插入。（3）分析图像处理模块中插入的SIB结构与工作原理,着重分析IJTAG网络的配置方法及在不同测试模式下IJTAG网络的配置过程。（4）分析影响测试时间和测试覆盖率的因素,通过修改测试结构或工具配置等多种优化手段,提升测试覆盖率、降低测试时间,并对ATPG工具生成的测试向量进行仿真验证。实验结果表明,在IEEE1687标准设计架构下能够通过IJTAG网络来配置IP中的数据寄存器等测试资源,实现扫描路径的选择和灵活切换,完成了在不同测试需求下的测试配置,验证了测试电路功能的正确性及方案的可行性,同时本设计实现了99.92%的固定故障（Stuck-at Fault）测试覆盖率和99.42%的转换故障（Transition Fault）测试覆盖率,满足了既定的测试要求,对工业界的同类测试设计也有一定的参考意义。
孙宁[6]（2019）在《2.5D集成电路测试结构设计方法研究》文中研究指明基于硅中介层的2.5D集成电路改变了传统二维电路的连接方式,采用硅通孔等结构实现芯片之间在另一维度上的互连,克服了当前互连线延迟和功耗增加等制约集成电路进一步发展的问题。2.5D集成电路提高了系统性能,降低了功耗,并支持异构集成。然而,高集成度和复杂性导致2.5D集成电路在制造和使用期间不可避免地出现缺陷。特别是,由于2.5D集成电路的结构与传统的二维电路结构不同,给测试带来了许多新的挑战。本文以2.5D集成电路的测试结构设计作为研究对象,针对以上问题,分别提出了在晶片绑定前、绑定后,以及晶片正常工作这三个阶段中,硅中介层和晶片的有效测试方案。主要内容如下:在晶片绑定前,需要先对硅中介层内部的互连线进行故障测试,以避免将高成本的无故障晶片集成在故障硅中介层上带来的损失。本文提出基于传输门的测试结构,为测试激励的施加和测试响应的捕获提供通路。在具体测试过程中,采用基于时域反射技术的测试方法,通过向硅通孔发射矩形脉冲,然后采集并分析反射脉冲得到故障信息。为了提高测试准确度,采用小波变换对信号进行去噪处理,并用支持向量机进行故障定位。在晶片绑定到硅中介层后,为了测试互连线中的开路、短路和互连延迟缺陷,本文提出了一种与IEEE 1149.1完全兼容的测试结构。首先设计了低功耗的边界扫描测试单元。同时,为了减少测试时间,采用基于数据包的测试数据传输结构,实现多扫描链移位并行,并用DE算法对测试调度进行优化。此外,为了完成全速测试,本文设计了时钟切换模块,并对TAP控制器进行改进。最后,本文针对晶片正常工作中的电路延迟监测优化技术展开研究。首先提取影响晶片电路延迟的各项因素的特征值,并对关键路径进行编码。然后采用DE-Cluster算法根据关键路径之间的相关性进行分类,选出代表性关键路径,在晶片运行期间用传感器监测其延迟状况,根据测试结果对其他关键路径的延迟进行预测。本文对所提出的测试结构的有效性均通过仿真实验进行了验证,结果表明,上述测试设计可以有效克服各种测试约束,完成2.5D集成电路在每个阶段的测试需求,并且能够降低测试功耗,缩短测试时间,减少测试成本。
陈龙江[7]（2019）在《基于边界扫描的高密度电路板测试控制器软件设计与实现》文中提出电子元器件产品的更新迭代和集成电路的集成规模不断升级,体现在芯片封装的不可测点持续增多,集成电路器件微型化复杂化,电子测试变得越发复杂。边界扫描技术与其它测试技术相结合可以有效进行电子系统的可靠可行性测试,国内理论研究和实践测试都处于探索发展阶段。该技术是电子测试技术的一个重要方向,在复杂电子产品的全周期维护中具有不可替代性。研究边界扫描测试技术,开发测试控制器系统具有积极的现实意义。本文设计开发中,硬件基于Xilinx ISE平台采用Verilog语言开发,软件基于Visual Stadio平台采用MFC框架使用C++语言开发。数据交互设计中,硬件电路测试时我们采用的串口作为与上位机通讯的接口,软件设计中采用的是USB2.0接口与上位机进行通讯,主控板与被测板之间通过JTAG接口连接。通过阅读IEEE 1149.1标准文档与边界扫描测试技术书籍和文件等,学习探究了其测试原理及其发展应用。边界扫描测试技术中通过TAP控制器控制TDI信号流向对被测芯片中的串行指令寄存器进行选取,经过译码后将指令传输到并行数据寄存器模块中的对应寄存器,然后在TDO得到反馈数据。Modelsim逻辑仿真中利用其生成的Testbench文件,通过对时钟和相应时间节点的设置,实现了仿真逻辑测试。硬件测试分析中基于一次具体的BSDL中的IDcode测试和TAP状态机的状态转换原理来对整个硬件实现逻辑进行基本阐述。硬件测试分析中通过对IDcode进行测试,可以验证电路的完备性和芯片的完好性,通过对芯片实时管脚模拟可以诊断出被测芯片的状态。为此,实验中对单片到多片芯片进行联合测试,对某一芯片进行多种测试。软件开发设计中,利用MFC便利的UI设计可以快速有效的完成软件界面框架的设计,采用大量的类和模块来实现测试软件的对应功能。边界扫描文件包含了边界扫描测试的基本信息,通过对其结构分析,在软件开发中我们设立了BSDL处理模块,对芯片信息进行读取与保存。网表文件详细的描述了电路板上各元器件管脚之间的连接关系,通过对其结构分析,在软件开发中我们设立了NetList处理模块进行描述。通过对边界扫描文件和网表文件的结构分析与软件语言描述并结合一定的算法,实现了对被测电路的完备性测试和芯片各引脚的模拟等边界扫描功能。
王磊[8]（2018）在《复合膜结构高频声表面波器件设计、制备及应用》文中认为声表面波器件具有低损耗、小体积、实时信号处理能力强等特性,广泛应用于无线通信、射频标签、传感检测、量子研究等领域,是现代信息系统的重要组成元件。但是由于5G和物联网等技术需要,向高频段拓展成为声表面波器件必然的发展方向。然而高频声表面波器件存在制备困难、输出功率小等问题,限制了器件的应用。本文着眼于高频声表面波器件设计与实现,重点基于“压电薄膜/金刚石/硅”复合膜结构,针对现存问题,从器件结构设计、电极纳米加工、器件性能优化等角度开展研究工作,为高频声表面波器件设计与实用提供了理论依据与数据支撑。本文的主要研究内容和创新点有以下5点:1.基于传递矩阵模型和有限元模型,设计并制备了高声速AlN/diamond/Si复合膜结构衬底材料。首先基于传递矩阵模型计算了声表面波在AlN/diamond/Si复合膜结构中的传播特性,包括1-5阶瑞利波的相速度频散特性和机电耦合系数频散特性,发现要保证器件的高频、高机电耦合特性,当归一化厚度为1～3时,采用二阶西沙瓦波能够取得理想结果。其次,利用有限元模型发现在纳米尺度下,金电极由于其高声阻抗特性,有利于提高器件输出频率。基于上述结果,制备了AlN/diamond/Si和AlScN/diamond/Si高声速复合膜结构衬底,表征结果显示,二者均呈高度c轴取向,表面粗糙度均小于5 nm,符合高频声表面波器件的应用要求。2.针对高频叉指换能器电子束光刻成品率低的问题,结合叉指换能器图形尺寸跨度大、区域性明显的特点,提出了SELSP制备方法。通过与传统电子束光刻工艺进行比较,发现SELSP方法不仅在制备高分辨密集栅结构方面存在优势,而且制备图形保真度高,针对不同特征尺寸,具有一定的普适性。基于该方法,首次制备出了工作在Ka波段,基于电激发的声表面波谐振器。3.提出了嵌入式叉指换能器,有效提高了高频声表面波器件的输出频率和输出功率。基于AlN/diamond/Si复合膜衬底,在具有相同器件结构参数的前提下,采用有限元仿真和实验相结合的方式,比较了两种电极激发出的声表面波频率和输出信号幅值。发现在高频段下,基于嵌入式叉指换能器的声表面波器件较基于传统叉指换能器的声表面波器件,西沙瓦波的输出功率和谐振频率获得增强。通过数据比对与分析,认为产生这一结果的原因是基于两种电极结构SAW器件的声场分布不同,嵌入式叉指换能器的声表面波器件受布拉格反射损耗小、受金刚石层声速增益大所致。4.首次完成了基于AlScN/diamond/Si复合膜结构高频声表面波谐振器的设计、制备与测试,发现随着工作频率的提高,瑞利波的高阶模式将成为主要模式,使得瑞利波的高次谐波能够被观测到,从而使AlScN/diamond/Si衬底较AlN/diamond/Si衬底具有高频优势,为高频声表面波器件设计提供了一条新的设计途径。5.初步开展了高频SAW器件在生物传感领域和脉压体制片上雷达接收链路中应用的可行性论证工作。高频SAW器件在传感器领域具有优势,为研发甚高频、超高精度的SAW传感器,基于LiTaO3单晶衬底材料,制备了高Q值单端口SAW传感器,通过对器件的稳定性、频率漂移与溶液浓度间关系以及可复用性等方面的研究,认为SAW传感器具有分辨微小质量的能力,且频率漂移量与溶液浓度间呈指数关系,与理论表达式一致,具有良好的可复用性,具备实现高精度传感器的应用潜力。此外,面向毫米波片上脉压体制雷达探索,提出了基于SAW脉压信号处理的雷达接收链路用于缓解数字后端在处理大量信号时的计算压力,从而减少系统面积和功耗开销。基于LiNbO3制备了SAW脉冲压缩器,设计并完成了链路SIP封装,测试结果表明链路输出信号符合设计预期,从而论证了该信号处理链路的可行性。
刘萌萌,苏峰,宋成军[9]（2017）在《装备电子设备边界扫描系列标准及测试性设计技术研究》文中研究表明随着新一代电子产品的复杂化和密集程度的不断提高,电路和系统的可测试性急剧下降,传统测试技术已经不能满足需要;针对我国军用电子设备的测试及诊断工作需求,通过对IEEE1149系列边界扫描测试标准进行了研究分析,分析各标准的特征范围、适用对象、各标准相互关系,可以分析梳理IEEE1149标准在我国军用电子设备测试性设计中的可行性和适用性,探索得到将边界扫描技术在测试性设计上的应用思路;将边界扫描技术应用于电子设备不同范围的测试设计,能有效地解决传统测试性设计的问题,能够提升诊断能力,缩减产品生产周期及研制费用。
何庆佳[10]（2011）在《雷达电路板故障诊断系统的边界扫描模块的软件设计与实现》文中提出随着大规模集成电路在军用领域的广泛应用,军用装备中的数字电路板集成度越来越高。在对这些电路板测试时,需要自动测试系统提供更复杂和更昂贵的测试设备,而且电路板上的集成芯片引脚间距很小,传统的测试夹具已经不能满足测试需求。因此,自动测试系统急需一种有效的数字电路板故障诊断方法。这也正是本文研究的主要目的:实现雷达电路板故障诊断系统的边界扫描模块,解决带FPGA、CPLD等可编程逻辑器件高集成度的数字电路板故障诊断难题。本文通过研究边界扫描测试技术,设计了基于高速数字I/O的边界扫描模块,实现了带边界扫描的雷达电路板故障诊断系统。主要研究内容如下:1.设计边界扫描驱动,控制已有的高速数字I/O实现了边界扫描控制器功能,不仅根据雷达数字电路板的测试需求,实现了复位、指令移位、数据移位和序列发送四个边界扫描测试功能,而且节约了购买PXI边界扫描控制器的成本。边界扫描驱动是整个边界扫描模块研究的重点和难点。2.设计边界扫描模块与系统各子功能模块的集成接口,包括边界扫描建模接口、边界扫描配置界面和边界扫描运行接口,将边界扫描驱动集成到系统的软件平台,实现了带边界扫描的雷达电路板故障诊断系统,使系统具备开发和运行基于边界扫描的测试程序集（TPS）功能。3.设计具有可移植性和拓展性的资源建模工具,利用填表的形式和弹性的界面设计,实现了系统内部硬件测试资源的可重复性建模功能。4.完善TPS开发平台中,基于Microsoft Visio2007的测试策略编辑器的图元获取功能。该功能是通过图元的几何形状来判断该图元的类型,是设计TPS开发平台其它功能的前提。5.借鉴VC等软件开发工具的调试思想,设计了TPS开发和运行平台的断点调试功能,实现了将测试程序暂停于测试人员指定流程的功能。该功能提供给测试人员足够多的时间去测量被测电路板一些关键信号点的信息,从而判断基于边界扫描的TPS是否有问题,对测试人员开发完善的TPS具有重要意义。
二、面向电路板级的边界扫描技术的应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、面向电路板级的边界扫描技术的应用（论文提纲范文）
（1）数模混合电路边界扫描测试软件的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 数字电路边界扫描测试技术现状 |
| 1.2.2 数模混合芯片AD/DA测试技术现状 |
| 1.2.3 测试向量生成与优化方法研究现状 |
| 1.2.4 国内外数字边界扫描测试软件概况 |
| 1.3 研究内容及结构安排 |
| 1.3.1 研究内容 |
| 1.3.2 结构安排 |
| 第二章 软件整体分析与设计 |
| 2.1 测试系统整体方案介绍 |
| 2.2 软件开发平台介绍 |
| 2.3 软件总体方案设计 |
| 2.3.1 软件需求分析 |
| 2.3.2 软件结构设计 |
| 2.3.3 工程配置文件设计 |
| 2.3.4 用户图形界面设计 |
| 2.4 本章小结 |
| 第三章 测试文件解析模块设计 |
| 3.1 扫描链路与可测网络理论基础 |
| 3.2 测试文件解析方法研究 |
| 3.2.1 提取测试文件信息 |
| 3.2.1.1 网表文件 |
| 3.2.1.2 BSDL文件 |
| 3.2.1.3 PCB报表文件 |
| 3.2.2 生成扫描链路 |
| 3.2.3 获取可测网络 |
| 3.3 软件设计与实现 |
| 3.3.1 导入测试文件 |
| 3.3.2 解析测试文件 |
| 3.4 本章小结 |
| 第四章 数字电路诊断模块设计与实现 |
| 4.1 互连测试的理论基础 |
| 4.1.1 基本概念 |
| 4.1.2 基本定理 |
| 4.2 测试向量生成算法的优化 |
| 4.2.1 算法的改进思路 |
| 4.2.2 基于遗传算法的结构测试向量生成算法 |
| 4.2.2.1 建立有限制故障模型 |
| 4.2.2.2 构造故障集 |
| 4.2.2.3 适应度函数 |
| 4.2.2.4 利用遗传算法生成测试向量 |
| 4.2.3 仿真实例 |
| 4.2.4 算法性能分析 |
| 4.3 软件设计与实现 |
| 4.3.1 测试向量生成算法实现 |
| 4.3.2 测试结果分析与处理 |
| 4.4 本章小结 |
| 第五章 数模混合芯片AD/DA诊断模块设计与实现 |
| 5.1 数模混合芯片AD/DA边界扫描测试方案 |
| 5.1.1 ADC测试方案 |
| 5.1.2 DAC测试方案 |
| 5.2 AD/DA测试向量生成算法 |
| 5.2.1 ADC的测试向量生成算法 |
| 5.2.2 DAC的测试向量生成算法 |
| 5.3 软件设计与实现 |
| 5.3.1 测试向量生成算法实现 |
| 5.3.2 测试结果分析与处理 |
| 5.4 本章小结 |
| 第六章 软件测试与验证 |
| 6.1 硬件平台介绍 |
| 6.2 软件功能测试 |
| 6.2.1 测试文件解析模块 |
| 6.2.2 数字电路诊断模块 |
| 6.2.3 数模混合芯片AD/DA诊断模块 |
| 6.3 软件容错性测试 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（2）基于边界扫描测试链路的故障注入软件设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 故障注入研究现状 |
| 1.2.1 故障注入国内外发展现状 |
| 1.2.2 故障注入的分类 |
| 1.3 本文的主要工作与内容 |
| 1.4 论文的结构安排 |
| 第二章 故障注入需求分析与总体设计 |
| 2.1 故障注入需求分析 |
| 2.2 故障注入软件技术平台介绍 |
| 2.3 故障注入软件总体方案设计 |
| 2.4 工程管理设计 |
| 2.5 本章小结 |
| 第三章 故障注入信息处理模块设计与实现 |
| 3.1 BSDL文件解析与处理 |
| 3.1.1 边界扫描描述语言介绍 |
| 3.1.2 边界扫描文件封装 |
| 3.1.3 BSDL文件解析处理模块 |
| 3.2 网表文件解析与处理 |
| 3.2.1 网表文件介绍 |
| 3.2.2 网表文件处理与封装模块设计 |
| 3.3 本章小结 |
| 第四章 边界扫描测试链路模块设计与实现 |
| 4.1 透明元件模型设计与实现 |
| 4.2 数据库模型设计 |
| 4.2.1 数据库模型建立 |
| 4.2.2 数据库表的设计 |
| 4.3 边界扫描测试链路生成模块 |
| 4.3.1 边界扫描测试链路简介 |
| 4.3.2 边界扫描测试链路生成模块设计 |
| 4.4 本章小结 |
| 第五章 故障注入模块设计与实现 |
| 5.1 电路网络状态 |
| 5.1.1 电路网络状态分类 |
| 5.1.2 可测网络区分算法 |
| 5.2 基于边界扫描测试链路的故障注入模块设计 |
| 5.3 故障注入点优化模块 |
| 5.3.1 有限制的短路故障模型 |
| 5.3.2 PCB报表文件 |
| 5.4 本章小结 |
| 第六章 软件测试与验证 |
| 6.1 被测数字雷达电路板 |
| 6.2 文件处理模块测试 |
| 6.3 透明元件与边界扫描链路模块测试 |
| 6.4 故障注入验证 |
| 6.4.1 测试系统介绍 |
| 6.4.2 故障注入验证 |
| 6.4.3 故障注入优化的验证 |
| 6.5 本章小结 |
| 第七章 全文总结与展望 |
| 7.1 论文总结 |
| 7.2 课题展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）一种通信装备Built-In Test技术研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 机内测试技术研究现状 |
| 1.2.2 边界扫描测试技术研究现状 |
| 1.3 主要研究内容与章节安排 |
| 第二章 通信装备的测试性模型 |
| 2.1 测试性分配概述 |
| 2.1.1 测试性分配的目的与内容 |
| 2.1.2 测试性分配的原则 |
| 2.2 基于故障检测与隔离要求的测试性分配方法 |
| 2.2.1 等值分配法 |
| 2.2.2 按故障率分配法 |
| 2.2.3 综合加权分配法 |
| 2.3 非线性综合加权分配法 |
| 2.3.1 综合影响系数的非线性模型 |
| 2.3.2 指标分配值的非线性模型 |
| 2.4 通信装备的测试性模型 |
| 2.4.1 通信装备系统结构 |
| 2.4.2 通信装备的测试性分配 |
| 2.4.3 一种通信装备的BIT技术指标 |
| 2.5 本章小结 |
| 第三章 机内测试系统硬件平台设计 |
| 3.1 机内测试系统总体架构设计 |
| 3.1.1 通信装备BIT结构设计 |
| 3.1.2 通信装备BIT硬件平台设计方案 |
| 3.2 通信装备BIT主系统设计方案 |
| 3.2.1 通信装备BIT主系统的功能结构 |
| 3.2.2 通信装备BIT主系统数据传输方案 |
| 3.2.3 通信装备BIT主系统逻辑结构设计 |
| 3.3 模拟BIT模块设计 |
| 3.3.1 模拟BIT硬件电路设计 |
| 3.3.2 模拟BIT中FPGA逻辑电路设计 |
| 3.3.3 模拟BIT资源消耗分析 |
| 3.4 射频BIT模块设计 |
| 3.4.1 射频BIT硬件电路设计 |
| 3.4.2 射频BIT中 FPGA逻辑电路设计 |
| 3.4.3 射频BIT资源消耗分析 |
| 3.5 中频BIT模块设计 |
| 3.5.1 中频BIT硬件电路设计 |
| 3.5.2 中频BIT中FPGA逻辑电路设计 |
| 3.5.3 中频BIT资源消耗分析 |
| 3.6 本章小结 |
| 第四章 基于IEEE1149.1的数字BIT设计 |
| 4.1 边界扫描测试的基本原理 |
| 4.1.1 JTAG接口和TAP状态控制器 |
| 4.1.2 指令寄存器和测试指令集 |
| 4.1.3 数据寄存器和边界扫描单元 |
| 4.2 数字BIT硬件电路设计 |
| 4.3 数字BIT中FPGA逻辑电路设计 |
| 4.3.1 数字BIT命令帧结构 |
| 4.3.2 TMS信号的生成逻辑 |
| 4.3.3 TDI输出逻辑与TDO接收逻辑 |
| 4.4 数字BIT资源消耗分析 |
| 4.5 本章小结 |
| 第五章 测试与验证 |
| 5.1 测试与验证环境介绍 |
| 5.2 各分系统BIT测试功能验证 |
| 5.2.1 射频BIT测试 |
| 5.2.2 中频BIT测试 |
| 5.2.3 数字BIT测试 |
| 5.2.4 模拟BIT测试 |
| 5.3 各分系统BIT功耗测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
（4）一种通信设备机内测试系统的软件设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 选题背景及研究意义 |
| 1.2 国内外技术研究现状 |
| 1.2.1 BIT技术发展现状 |
| 1.2.2 边界扫描技术发展现状 |
| 1.3 论文主要研究内容及章节安排 |
| 第二章 机内测试系统总体方案设计 |
| 2.1 机内测试系统硬件平台介绍 |
| 2.2 机内测试系统软件需求分析 |
| 2.2.1 测试数据处理需求分析 |
| 2.2.2 数字BIT集成电路边界扫描测试需求分析 |
| 2.2.3 模拟BIT电路的信号参数测量需求分析 |
| 2.2.4 仪器控制命令需求分析 |
| 2.3 机内测试系统软件方案设计 |
| 2.3.1 软件功能模块划分 |
| 2.3.2 软件测试流程 |
| 2.3.3 多线程设计 |
| 2.3.4 软件界面总体布局 |
| 2.4 本章小结 |
| 第三章 数字BIT集成电路边界扫描测试设计 |
| 3.1 边界扫描测试技术的基本原理 |
| 3.2 数字BIT集成电路测试整体方案设计 |
| 3.3 BSDL文件信息的提取与处理 |
| 3.3.1 BSDL文件简介 |
| 3.3.2 BSDL文件处理 |
| 3.4 网表文件信息的提取与处理 |
| 3.4.1 网表文件简介 |
| 3.4.2 网表文件处理 |
| 3.5 构建边界扫描链路 |
| 3.6 生成互联测试矢量 |
| 3.7 测试故障分析 |
| 3.8 本章小结 |
| 第四章 模拟BIT电路的信号参数测量设计 |
| 4.1 低频BIT电路的信号参数测量 |
| 4.1.1 低频BIT电路的交流电压测量 |
| 4.1.2 低频BIT电路的直流电压测量 |
| 4.2 射频BIT电路的频率、功率测量 |
| 4.3 中频BIT电路的信号调制参数测量 |
| 4.3.1 中频AM信号的调制参数测量 |
| 4.3.2 中频FM信号的调制参数测量 |
| 4.4 本章小结 |
| 第五章 机内测试系统软件设计 |
| 5.1 软件界面功能模块设计 |
| 5.1.1 测量/测试数据接收处理 |
| 5.1.2 线程通信 |
| 5.1.3 仪器控制命令设计 |
| 5.1.4 软件界面设计 |
| 5.2 仪器远程数据传输控制 |
| 5.3 本章小结 |
| 第六章 机内测试系统软件测试与验证 |
| 6.1 实验环境介绍 |
| 6.2 射频BITE功能验证 |
| 6.3 中频BITE功能验证 |
| 6.4 模频BITE功能验证 |
| 6.5 数字BITE功能验证 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录1 |
| 附录2 |
（5）IEEE1687标准在图像处理IP上的应用与优化（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 研究内容与章节安排 |
| 第二章 IEEE1687标准及应用分析 |
| 2.1 IEEE1687标准 |
| 2.1.1 基本的IJTAG片上架构 |
| 2.1.2 IJTAG描述语言 |
| 2.1.3 IJTAG可移植性分析 |
| 2.1.4 IJTAG网络的重配置 |
| 2.2 IEEE1149.1标准 |
| 2.3 IEEE1500标准 |
| 2.4 三种标准比较 |
| 2.5 本章小结 |
| 第三章 图像处理模块的测试方案及流程 |
| 3.1 图像处理模块简介 |
| 3.1.1 图像处理模块的功能架构简介 |
| 3.1.2 图像处理模块的代码质量检查及综合 |
| 3.2 DFT设计规划 |
| 3.2.1 DFT设计整体方案架构 |
| 3.2.2 MBIST测试架构及实现流程 |
| 3.2.3 扫描链测试架构及实现流程 |
| 3.3 本章小结 |
| 第四章 IJTAG网络的设计实现与分析 |
| 4.1 SIB结构与工作原理 |
| 4.1.1 SIB结构分析 |
| 4.1.2 SIB工作原理 |
| 4.2 MBIST及 Scan相关的IJTAG网络结构 |
| 4.2.1 MBIST IJTAG网络结构 |
| 4.2.2 Scan IJTAG网络结构 |
| 4.3 不同测试模式下IJTAG网络的配置过程及对比 |
| 4.3.1 存储器内建自测试 |
| 4.3.2 扫描压缩模式测试 |
| 4.3.3 低功耗移位模式测试 |
| 4.4 本章小结 |
| 第五章 DFT设计优化 |
| 5.1 ATPG设计介绍 |
| 5.2 测试时间优化 |
| 5.2.1 配置扫描链长度 |
| 5.2.2 硬件默认模式 |
| 5.2.3 优化TDR的物理位置 |
| 5.3 ATPG测试故障覆盖率的优化 |
| 5.3.1 插入测试点 |
| 5.3.2 提升abort_limit |
| 5.3.3 其余覆盖率提升手段 |
| 5.4 测试向量仿真 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）2.5D集成电路测试结构设计方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及目的和意义 |
| 1.1.1 课题背景 |
| 1.1.2 课题目标及意义 |
| 1.2 课题国内外研究概况 |
| 1.2.1 可测性设计技术 |
| 1.2.2 芯片的健康检测技术 |
| 1.2.3 2.5D集成电路测试研究概述 |
| 1.3 本文主要研究内容及结构 |
| 1.3.1 论文研究思路 |
| 1.3.2 论文结构安排 |
| 第2章 晶片绑定前硅中介层测试结构设计 |
| 2.1 引言 |
| 2.2 基于时域反射技术的测试方法研究 |
| 2.2.1 测试路径结构设计 |
| 2.2.2 测试流程设计 |
| 2.2.3 基于小波变换的去噪方法 |
| 2.2.4 故障分析方法研究 |
| 2.3 实验验证及分析 |
| 2.3.1 基于时域反射技术的测试仿真 |
| 2.3.2 小波去噪仿真 |
| 2.3.3 信号处理仿真 |
| 2.4 本章小结 |
| 第3章 晶片绑定后硅中介层测试结构设计 |
| 3.1 引言 |
| 3.2 基于边界扫描的测试结构设计 |
| 3.2.1 低功耗边界扫描单元结构设计 |
| 3.2.2 TAM结构设计 |
| 3.3 基于IEEE1149.1 的测试结构设计 |
| 3.3.1 改进的TAP控制器 |
| 3.3.2 断路/短路故障测试 |
| 3.3.3 全速测试 |
| 3.4 测试调度设计 |
| 3.5 实验验证及分析 |
| 3.5.1 边界扫描单元结构仿真 |
| 3.5.2 测试过程仿真 |
| 3.5.3 测试结构开销分析 |
| 3.5.4 测试调度仿真结果 |
| 3.6 本章小结 |
| 第4章 基于RCP选择的电路延迟监测优化技术研究 |
| 4.1 引言 |
| 4.2 关键路径的特征提取和编码 |
| 4.2.1 BTI特征 |
| 4.2.2 电路布局特征 |
| 4.2.3 制造工艺特征 |
| 4.2.4 压降特征 |
| 4.2.5 温度特征 |
| 4.3 代表性关键路径选择算法 |
| 4.3.1 RCP选择算法建模 |
| 4.3.2 基于DE-Cluster算法的RCP选择法 |
| 4.4 实验结果与分析 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（7）基于边界扫描的高密度电路板测试控制器软件设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究及应用现状 |
| 1.3 本文研究的主要工作及内容 |
| 1.4 论文组织结构 |
| 第二章 基于边界扫描的板级测试原理与方法 |
| 2.1 边界扫描测试结构 |
| 2.2 TAP控制器 |
| 2.2.1 TAP端口 |
| 2.2.2 指令寄存器与测试指令集 |
| 2.2.3 数据寄存器 |
| 2.2.4 TAP控制器 |
| 2.3 边界扫描测试文件解析 |
| 2.4 网表文件解析 |
| 2.5 电路板测试 |
| 2.5.1 板级测试简述 |
| 2.5.2 BST链的完备性测试方法 |
| 2.5.3 电路板故障及测试算法 |
| 2.6 本章小结 |
| 第三章 系统总体方案设计与研究 |
| 3.1 系统总体设计方案介绍 |
| 3.2 测试控制器硬件模块设计 |
| 3.3 测试控制器软件模块设计 |
| 3.4 数据传输处理及模块设计 |
| 3.5 系统总体开发流程与主要应用软件和芯片介绍 |
| 3.5.1 系统开发流程介绍 |
| 3.5.2 开发中主要应用平台和芯片介绍 |
| 3.6 本章小结 |
| 第四章 硬件仿真与测试 |
| 4.1 逻辑仿真 |
| 4.2 控制器逻辑分析 |
| 4.3 硬件测试 |
| 4.3.1 IDcode测试 |
| 4.3.2 单芯片多组测试 |
| 4.4 本章小结 |
| 第五章 软件功能测试 |
| 5.1 软件测试解析 |
| 5.1.1 BSDL处理模块 |
| 5.1.2 NetList处理模块 |
| 5.1.3 测试模块 |
| 5.2 软件测试 |
| 5.2.1 系统总体电路图 |
| 5.2.2 软件界面 |
| 5.2.3 IDcode指令测试 |
| 5.2.4 芯片模拟显示 |
| 5.3 本章小结 |
| 第六章 全文总结与展望 |
| 致谢 |
| 参考文献 |
（8）复合膜结构高频声表面波器件设计、制备及应用（论文提纲范文）
| 缩略语 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 声表面波与声表面波器件 |
| 1.1.2 声表面波器件是现代信息系统的重要组成 |
| 1.2 复合膜结构高频声表面波器件研究现状与不足 |
| 1.2.1 压电薄膜材料发展 |
| 1.2.2 面向高频IDT电极的纳米加工技术发展 |
| 1.2.3 基于复合膜结构的高频声表面波器件研究进展 |
| 1.2.4 当前研究中存在的问题 |
| 1.3 研究目标 |
| 1.4 论文内容与结构安排 |
| 第二章 高声速Al N/diamond/Si复合膜衬底结构设计及其制备与表征 |
| 2.1 背景与动机 |
| 2.2 基于高频复合膜结构的SAW传递矩阵模型 |
| 2.3 高频复合膜结构SAW传播特性研究 |
| 2.3.1 相速度特性 |
| 2.3.2 机电耦合系数特性 |
| 2.3.3 电极材料特性 |
| 2.4 高频复合膜结构衬底材料的制备与表征 |
| 2.4.1 基于硅衬底直流电弧等离子体喷射法制备金刚石膜 |
| 2.4.2 射频反应磁控溅射法制备氮化铝薄膜 |
| 2.4.3 直流反应磁控溅射法制备掺钪氮化铝薄膜 |
| 2.4.4 复合膜结构衬底材料表征 |
| 2.5 本章小结 |
| 第三章 SELSP:一种高频SAW叉指换能器制备方法 |
| 3.1 背景与动机 |
| 3.2 SELSP高频IDT电极制备方法 |
| 3.2.1 SELSP方法的提出 |
| 3.2.2 SELSP的实现方法 |
| 3.2.3 SELSP的设计规则 |
| 3.3 高频SAW谐振器IDT电极设计 |
| 3.4 基于Al N/diamond/Si复合膜结构高频SAW谐振器测试结果与分析 |
| 3.4.1 电极制备结果表征 |
| 3.4.2 器件性能测试 |
| 3.5 本章小结 |
| 第四章 高频SAW器件性能优化设计 |
| 4.1 背景与动机 |
| 4.2 基于嵌入式IDT电极的高频SAW器件 |
| 4.2.1 嵌入式IDT电极的提出 |
| 4.2.2 建模仿真和数据分析 |
| 4.2.3 基于嵌入式IDT电极SAW器件的制备与测试 |
| 4.2.4 实验结果与机理分析 |
| 4.3 基于掺杂改性材料AlScN薄膜对器件性能的影响 |
| 4.3.1 器件制备与表征 |
| 4.3.2 基于AlScN/diamond/Si复合膜结构高频SAW谐振器测试结果与分析 |
| 4.4 本章小结 |
| 第五章 高频SAW器件在信息系统中的应用 |
| 5.1 高频SAW延时线在生物传感领域的应用 |
| 5.1.1 背景与动机 |
| 5.1.2 SAW传感器工作原理 |
| 5.1.3 SAW传感器在细胞检测中的应用 |
| 5.2 高频SAW脉冲压缩器在射频链路中的应用 |
| 5.2.1 背景与动机 |
| 5.2.2 SAW脉压接收链路设计与实现 |
| 5.2.3 基于SAW脉冲压缩器接收链路测试结果 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 本文工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（9）装备电子设备边界扫描系列标准及测试性设计技术研究（论文提纲范文）
| 0 引言 |
| 1 IEEE1149系列边界扫描测试标准分析 |
| 1.1 面向数字电路测试的IEEE 1149.1标准 |
| 1.2 面向模拟及数模混合信号电路测试的IEEE 1149.4标准 |
| 1.3 板级通讯协议IEEE 1149.5标准 |
| 1.4 面向交流耦合信号的IEEE 1149.6标准 |
| 1.5 面向多内核密集芯片/板级测试的IEEE 1149.7标准 |
| 2 基于边界扫描的混合电路系统级测试性设计技术 |
| 3 结论 |
（10）雷达电路板故障诊断系统的边界扫描模块的软件设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 自动测试系统简述 |
| 1.1.2 自动测试系统软件体系分析 |
| 1.1.3 边界扫描测试技术的发展 |
| 1.2 研究目的和意义 |
| 1.3 论文主要内容 |
| 第二章 边界扫描测试技术基础 |
| 2.1 边界扫描测试技术的原理 |
| 2.2 边界扫描测试的硬件结构 |
| 2.3 边界扫描描述语言(BSDL) |
| 2.4 边界扫描板级测试的类型和方法 |
| 2.5 本章小结 |
| 第三章 需求分析与方案设计 |
| 3.1 系统需求与结构 |
| 3.1.1 系统研制目标 |
| 3.1.2 系统的总体结构 |
| 3.2 系统软件平台方案 |
| 3.2.1 系统软件平台框架 |
| 3.2.2 系统软件平台诊断流程 |
| 3.3 边界扫描模块方案 |
| 3.3.1 边界扫描模块应具备的功能 |
| 3.3.2 边界扫描模块的硬件方案 |
| 3.3.2.1 PXI 边界扫描控制器 |
| 3.3.2.2 基于高速数字I/O 的边界扫描控制器 |
| 3.3.2.3 硬件方案比较和选择 |
| 3.3.3 边界扫描模块的软件方案 |
| 3.3.3.1 边界扫描驱动的方案设计 |
| 3.3.3.2 边界扫描模块的系统软件集成方案 |
| 3.4 软件开发环境 |
| 3.5 本章小结 |
| 第四章 边界扫描驱动的设计与实现 |
| 4.1 边界扫描驱动设计 |
| 4.1.1 TAP 控制器工作时序分析 |
| 4.1.2 数字I/O 的TAP 四路信号设计 |
| 4.2 边界扫描驱动实现 |
| 4.2.1 复位功能 |
| 4.2.2 指令移位和数据移位功能 |
| 4.2.3 序列发送功能 |
| 4.3 驱动验证及运用 |
| 4.3.1 TAP 完整性测试的验证 |
| 4.3.2 外测试的验证 |
| 4.3.3 序列发送的验证 |
| 4.4 本章小结 |
| 第五章 边界扫描模块的系统软件集成 |
| 5.1 资源建模工具 |
| 5.1.1 资源建模工具的设计 |
| 5.1.2 边界扫描建模接口的设计 |
| 5.2 TPS 开发和运行平台 |
| 5.2.1 测试策略编辑器 |
| 5.2.2 边界扫描配置界面的设计 |
| 5.2.3 边界扫描运行接口的设计 |
| 5.2.4 断点调试功能 |
| 5.3 本章小结 |
| 第六章 板级测试应用 |
| 6.1 基于边界扫描的TPS 开发 |
| 6.1.1 数据切换电路板诊断原理 |
| 6.1.2 被测对象建模 |
| 6.1.3 测试策略开发 |
| 6.2 基于边界扫描的TPS 运行测试 |
| 6.2.1 调试诊断功能的测试 |
| 6.2.2 边界扫描功能的测试结果 |
| 6.2.3 故障显示 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
四、面向电路板级的边界扫描技术的应用（论文参考文献）
- [1]数模混合电路边界扫描测试软件的设计与实现[D]. 王原. 电子科技大学, 2021(01)
- [2]基于边界扫描测试链路的故障注入软件设计与实现[D]. 程杰. 电子科技大学, 2021(01)
- [3]一种通信装备Built-In Test技术研究与实现[D]. 张玮琦. 电子科技大学, 2021(01)
- [4]一种通信设备机内测试系统的软件设计[D]. 钟秋霞. 电子科技大学, 2020(07)
- [5]IEEE1687标准在图像处理IP上的应用与优化[D]. 吴岛. 西安电子科技大学, 2020(05)
- [6]2.5D集成电路测试结构设计方法研究[D]. 孙宁. 哈尔滨工业大学, 2019(02)
- [7]基于边界扫描的高密度电路板测试控制器软件设计与实现[D]. 陈龙江. 电子科技大学, 2019(01)
- [8]复合膜结构高频声表面波器件设计、制备及应用[D]. 王磊. 国防科技大学, 2018(01)
- [9]装备电子设备边界扫描系列标准及测试性设计技术研究[J]. 刘萌萌,苏峰,宋成军. 计算机测量与控制, 2017(02)
- [10]雷达电路板故障诊断系统的边界扫描模块的软件设计与实现[D]. 何庆佳. 电子科技大学, 2011(12)