导读:本文包含了流水线架构论文开题报告文献综述及选题提纲参考文献，主要关键词:ADC架构,桥电位,翻转点,零损开关
流水线架构论文文献综述
陈启星,罗启宇[1]（2019）在《一种无需SDAC的新型流水线ADC架构——桥电位式流水线ADC架构》一文中研究指出ADC/DAC是计算机技术的重要组成部分之一.本文提出的桥电位架构ADC,类似于流水线ADC,也是由多个StageADC采用流水线方式构成.文中提出了两个创新点:一是桥电位架构,在某个瞬间,基准电位链中必有一个基准电位既对应着模拟输入信号,又对应着数字输出信号,称桥电位,相对于流水线ADC而言,桥电位ADC中的基准电位链扩展了一项功能:将基准电位链中的桥电位直接取出与模拟输入信号相减就等于尾数电压,无需SDAC;二是翻转点ON式零损开关链,由此构成桥电位提取模块,使得桥电位只需流经仅仅一个零损开关即可被取出.这两项改进使得每个StageADC都只包含了SADC,而SDAC被摒弃.(本文来源于《电子学报》期刊2019年07期）
杨文勇,黄鹭,吴孔程,曹春晖,赵禀睿[2]（2018）在《基于现场可编程门阵列的Linux统一加密设置认证算法的流水线架构》一文中研究指出Linux统一加密设置(LUKS)是Linux操作系统的标准磁盘加密认证规范并得到广泛应用.由于其算法构成复杂且所需资源较多,如何利用单个现场可编程门阵列(FPGA)的有限资源来实现整个算法并获得高吞吐率是研究工作的重点和难点.为此,研究了一种高能效的LUKS认证算法流水线架构,包括采用4级流水线的安全散列算法(SHA-1)和8级流水线的基于密码的密钥派生函数(PBKDF2)-基于哈希消息验证代码(HMAC)-SHA-1),并使用块随机存取存储器(BRAM)实现了基于S盒和T盒(ST-box)映射表的高级加密标准(AES)-128-电子密码本模式(ECB)算法,以节省FPGA的查找表资源用于上述的流水线架构实现.运行结果显示本设计的密码遍历速度达到了342s-1,功耗仅为5.27W,每个密钥的平均计算能量为0.015J.口令恢复速度超过了工作频率为700 MHz、480核的GTX 480图像处理器(GPU),同时其能耗仅为GPU的1/13.(本文来源于《厦门大学学报(自然科学版)》期刊2018年04期）
曹洪雨[3]（2018）在《一种基于开源架构的在线研发流水线组件的设计实现》一文中研究指出云计算、大数据、互联网等先进计算机技术的快速发展,促进了人工智能在多领域得到广泛普及和使用,也加剧了智能软件企业之间的竞争。研发企业需要有持续而且快速灵活的创新模式,传统的软件系统开发模式面临巨大的挑战,很难支撑新型研发的需求。(本文来源于《电脑编程技巧与维护》期刊2018年03期）
赵春蕾,乔东海[4]（2017）在《32位MIPS架构的流水线CPU设计》一文中研究指出微处理器有很多种体系结构,本设计采用MIPS(无内部互锁流水级的微处理器)体系结构,该结构是RISC(精简指令集微处理器)的典型代表,在嵌入式和高端领域具有相当高的占有率,因此成为本次研究的选择。本次设计使用Verilog HDL硬件描述语言设计出一个32位5级流水线MIPS体系结构的CPU,设计包含R-type,I-type和J-type叁个类型大约20种基本指令。同时通过内部前推技术和延迟转移技术解决冲突,并加入了中断和异常处理模块用于响应外部中断和处理内部异常。最后,用Verilog HDL硬件描述语言设计出完整的MIPS CPU代码,并且在Quartus II软件上完成了仿真验证。(本文来源于《2017中国西部声学学术交流会论文集》期刊2017-08-20）
沈高峰,陈松,杨晨,杨灿美[5]（2016）在《基于五级流水线的HEVC DBF模块硬件架构设计》一文中研究指出DBF(Deblocking Filter)是HEVC解码器中复杂度较高的一个部分,它的处理速度直接影响到整个视频解码器的性能.提出了一种基于五级流水线操作的高性能DBF模块硬件架构,为了消除流水线操作中数据依赖的影响,选取了16×8像素单元作为基本处理单元,占用很少的内部存储器资源.硬件架构使用Verilog硬件描述语言实现,并通过Xilinx-ISE工具进行了电路综合.结果表明,此电路架构能够在48.1 MHz的工作频率下,达到4 096×2 048分辨率60fps高清视频的实时解码要求.(本文来源于《微电子学与计算机》期刊2016年10期）
侯元元[6]（2016）在《基于MIPS32架构的微处理器流水线设计》一文中研究指出随着物联网技术的快速发展,应用嵌入式微处理器系统开发的各种电子设备,越来越受到人们的欢迎,以其携带方便和能耗低、可靠性高等优点,占领了越来越多的微处理器市场。而作为影响处理器性能的关键因素,流水线的设计及优化至关重要。作为对微处理器发展产生巨大影响的精简指令系统(RISC),自80年代被提出以来,以其简单的指令格和寻址方式等优点,已经被已经广泛的应用到了处理器体系架构的设计当中。也正是由于这些优点,使得指令的流水化处理更加方便。MIPS公司开发出的MIPS32架构,就是一个具有RISC所有优点的经典流水线处理器架构。本文是在对MIPS32架构研究的基础上,实现了对微处理器五级流水线结构的设计,目标是让大部分的指令都可以在一个时钟周期内执行完成,只有除法指令与乘累加、乘累减指令执行需要多个时钟周期,这样就可以使使流水线的处理效率最大化。文中会详细的介绍MIPS架构的指令集、寄存器堆、Cache设计和对异常的处理等内容。在对微处理器设计中流水线各阶段的功能需求与指令执行时存在的数据相关、结构相关、控制相关等问题进行分析和研究的基础之上,对流水线的五个阶段进行了详细的模块划分,最后使用硬件描述语言Verilog编写代码来实现每个模块所应有的具体功能。在本设计中要实现的五级流水线包含了取指、译码、执行、访存和回写五个阶段。取指阶段要完成的工作就是从指令存储器读出PC寄存器指定的当前地址中的指令信息,并根据控制信号对下一次要访问的指令地址信息进行预判,IF/ID寄存器模块是存放指令信息的流水线寄存器。译码阶段要对取出的指令信息进行译码分析,从寄存器堆中取出源操作数并给出转移类指令的跳转地址,因此译码阶段设计了用于指令译码和转移判断的ID模块以及用于存放数据的Regfile模块ID/EX寄存器模块,ID/EX寄存器用于存放译码阶段得到的各类信息。执行阶段会对译码得到的各类数据进行相关运算,此阶段设计有EX模块、DIV模块和EX/MEM寄存器模块,需要执行的大部分运算都会在EX模块中的ALU运算单元内完成,DIV模块专门用来进行除法运算,执行完成后的各类数据会存放在流水线寄存器EX/MEM中。访存阶段会对存储器访问指令和异常情况进行处理,这些指令的执行会发生在MEM模块中,RAM模块用于存放所需的数据,访存阶段完成后结果会存放在MEM/WB寄存器中。回写阶段设计有四个模块,其中协处理器CP0模块用来对异常情况进行控制,LLbit寄存器模块是执行ll和sc指令时需要用到的的一个特殊的寄存器模块,HILO寄存器模块是用于存放乘除法指令结果的模块,CTRL模块产生控制信号可以对流水线实现暂停和清除等功能。最后再使用Mentor公司的仿真软件Modelsim对各模块进行功能仿真,将仿真的结果与预期结果进行对比,得出正确的结果则说明了设计的正确性。(本文来源于《西安电子科技大学》期刊2016-06-01）
宋璐,王少白[7]（2016）在《多通道像素并行输出哈特曼波前传感器的实时质心运算流水线架构设计》一文中研究指出基于可编程逻辑器件,设计了一种针对横向多通道像素并行输出特点的哈特曼波前传感器的实时质心运算流水线架构。该架构由乘法器单元、累加单元和除法单元组成,各个单元内运算器的数目可根据输出通道数和输出像素顺序自由配置。对于一帧图像的质心运算,经过该架构处理后延时仅为对最后输出的一个像素处理所需时间。仿真结果表明,对于以80MHz的时钟频率,横向8个像素并行输出的哈特曼波前传感器,其运算延时不超过0.5μs。(本文来源于《电脑与电信》期刊2016年04期）
李贞妮,金硕巍,王爱侠,李晶皎[8]（2015）在《异步流水线架构Mousetrap的教学实践》一文中研究指出本文以数据包异步流水线架构Mousetrap的设计为例,介绍了利用LT Spice进行异步电路设计的思路及方法。设计采用0.18μm CMOS工艺,利用Mousetrap流水线单元设计1比特-四级异步1×4 FIFO电路。将其分解为两个核心模块:锁存器模块和Mousetrap流水线控制模块。这表明利用LT Spice实现数据包异步流水线架构Mousetrap的方法和步骤,通过软件进行功能仿真,验证设计的正确性。(本文来源于《电气电子教学学报》期刊2015年01期）
王皛,邓仰东[9]（2014）在《全流水线化光线追踪KD-Tree遍历单元硬件架构》一文中研究指出在提出引入restart遍历算法的基础上,构造流水线处理机制,使得硬件架构可以实现整个遍历和相交测试流程模块间(粗粒度)和模块内部(细粒度)完全流水线化.同时,也改进了光线-图元相交测试的浮点算法,能够减少浮点运算单元个数.实验结果在FPGA验证中实现了每秒约处理8千万条光线的能力(100MHz工作时钟).(本文来源于《微电子学与计算机》期刊2014年11期）
Imran,Ali,Qureshi（伊姆兰）[10]（2014）在《流水线型FFT架构资源的分析和实现》一文中研究指出我们生活在一个技术日新月异的时代。这主要是归功于数字系统逐渐缓慢地取代旧的模拟系统并快速的发展进步。如今，数字系统正面对最苛刻的信号处理应用方面的要求，包含了强约束条件下如时钟频率，吞吐量，功耗，延迟和实时计算方面的要求。为了满足这些强约束条件下的要求，通常需要求助于硬件设备诸如ASIC（特定用途集成电路）或FPGA（现场可编程门阵列），因此这些设备需要在信号处理算法的计算方面达到一个非常高的性能。然而，设计硬件电路并不是一件简单的事。首先硬件方面不同于传统的数学，例如：一个算法的数学简化并不一定会导致一个更简单的电路。其次任何算法存在许多不同的硬件实现。从实现算法的计算所使用每一个存储器和一个处理器，到直接执行完成整个的算法的硬件电路都是不唯一的，即把每个乘法转换成一个乘法器，把每个加法转换成一个加法器。第叁在硬件编程时，效率始终是一个隐含的要求。信号处理的诸多要求，如时钟频率，延迟或吞吐量必须加以考虑。用于计算一个特定的算法的电路形式主要取决于所需的性能。直接实现流图可能会获得具有高吞吐量的电路，但其面积和功耗会非常高。含有存储器和运算单元的系统会占用更少面积，但它将具有高延迟和低吞吐量。因此，流水线结构往往是首选，因为它们提供了高的信号处理能力以及相当低的硬件要求，此外，效率不仅包括某种架构的选择，而且所选择的类型是理想的设计。硬件实现是希望用于最大限度地提高性能或降低功耗的应用程序，因此该架构必须为了实现这些目标，进行优化。本论文研究了FFT架构在FPGA上最优的实现。SDF架构被认为是一种最优实现，因为它满足大多数通信体系结构的要求。需要特别注意的是如何使设计结果有效地映射到目标FPGA的粗粒度的硬件结构，可以得到更好的实施结果。通过针对Virtex-4和Virtex-6器件映射R2的SDF架构的FFT处理器进行了说明。这种设计FPGA的映射已被详细探讨和研究。可是本文提出了一个更好的映射的转换算法，从而实现的效果，远远超越了先前发表的作品。除此之外，以22次方为基底的不同等价算法进行了仿真，他们具有相同的实现复杂度但是在随后的旋转因子系数间可能有着较少的转换。对进一步的转子的交替进行了对比，以观察对于特定的旋转角度哪种方式有着最少的加法次数。(本文来源于《北京理工大学》期刊2014-06-01）
流水线架构论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
Linux统一加密设置(LUKS)是Linux操作系统的标准磁盘加密认证规范并得到广泛应用.由于其算法构成复杂且所需资源较多,如何利用单个现场可编程门阵列(FPGA)的有限资源来实现整个算法并获得高吞吐率是研究工作的重点和难点.为此,研究了一种高能效的LUKS认证算法流水线架构,包括采用4级流水线的安全散列算法(SHA-1)和8级流水线的基于密码的密钥派生函数(PBKDF2)-基于哈希消息验证代码(HMAC)-SHA-1),并使用块随机存取存储器(BRAM)实现了基于S盒和T盒(ST-box)映射表的高级加密标准(AES)-128-电子密码本模式(ECB)算法,以节省FPGA的查找表资源用于上述的流水线架构实现.运行结果显示本设计的密码遍历速度达到了342s-1,功耗仅为5.27W,每个密钥的平均计算能量为0.015J.口令恢复速度超过了工作频率为700 MHz、480核的GTX 480图像处理器(GPU),同时其能耗仅为GPU的1/13.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
流水线架构论文参考文献
[1].陈启星,罗启宇.一种无需SDAC的新型流水线ADC架构——桥电位式流水线ADC架构[J].电子学报.2019
[2].杨文勇,黄鹭,吴孔程,曹春晖,赵禀睿.基于现场可编程门阵列的Linux统一加密设置认证算法的流水线架构[J].厦门大学学报(自然科学版).2018
[3].曹洪雨.一种基于开源架构的在线研发流水线组件的设计实现[J].电脑编程技巧与维护.2018
[4].赵春蕾,乔东海.32位MIPS架构的流水线CPU设计[C].2017中国西部声学学术交流会论文集.2017
[5].沈高峰,陈松,杨晨,杨灿美.基于五级流水线的HEVCDBF模块硬件架构设计[J].微电子学与计算机.2016
[6].侯元元.基于MIPS32架构的微处理器流水线设计[D].西安电子科技大学.2016
[7].宋璐,王少白.多通道像素并行输出哈特曼波前传感器的实时质心运算流水线架构设计[J].电脑与电信.2016
[8].李贞妮,金硕巍,王爱侠,李晶皎.异步流水线架构Mousetrap的教学实践[J].电气电子教学学报.2015
[9].王皛,邓仰东.全流水线化光线追踪KD-Tree遍历单元硬件架构[J].微电子学与计算机.2014
[10].Imran,Ali,Qureshi（伊姆兰）.流水线型FFT架构资源的分析和实现[D].北京理工大学.2014