导读:本文包含了串行收发器论文开题报告文献综述及选题提纲参考文献，主要关键词:无源光网络,光网络单元,串行收发器,突发数据帧
串行收发器论文文献综述
陈潇逸,高明义,叶阳,邵卫东[1]（2019）在《基于高速串行收发器的单芯片光网络单元设计》一文中研究指出针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置。板级验证结果表明,系统能够在3.125 Gbit/s速率下完成数据帧接收和突发模式发送,具有兼容性高、复杂度低等诸多优势。(本文来源于《光通信研究》期刊2019年02期）
崔渊,高大庆,周忠祖,吴凤军,黄玉珍[2]（2019）在《基于串行收发器的加速器电源数字控制器研究》一文中研究指出为满足强流重离子加速装置(HIAF)对电源控制器多版本兼容和高精度控制性能的要求,研发了1套基于串行收发器的加速器电源数字控制器(APSDC)。该控制器采用基于总线互联的模块化设计架构,在保证加速器电源数字控制器高精度控制性能的前提下,兼具多版本兼容能力。设计了1套基于串行收发器的高速同步数据总线(HSB)用于数字控制器子板间数据通信,总线带宽达2 Gbps,且板间数据同步误差低于1 ns。电源上线运行实验结果表明,APSDC各项设计指标符合HIAF对电源的高精度控制及其他关键性能的技术要求,并具备较强的系统扩展性。(本文来源于《原子能科学技术》期刊2019年05期）
燕威[3]（2016）在《一种星载数据通信高速串行收发器IP核设计》一文中研究指出提出一种可在星载设备上进行高速串行通信的收发器IP核方案。包括整体结构的设计,关键技术的原理及实现,IP核的测试及仿真。该IP核可以在FPGA设计中直接调用,实现对上级数据的8B10B编解码,时钟数据恢复和字节对齐等功能。仿真测试表明,该IP设计在spartan6 xc4slx-45t型FPGA能够实现300Mbps的数据吞吐率,非常适用于星载设备间的高速串行通信,提高卫星可靠性,降低发射成本,具有较高应用价值。(本文来源于《电子设计工程》期刊2016年18期）
张甫恺,崔明,张维达[4]（2016）在《基于GTX串行收发器的高速Cameralink数字图像光纤传输》一文中研究指出针对目前Cameralink数字图像光纤传输系统当中的不足,以实现高带宽的Cameralink-Full模式数字图像实时远距离传输为目的,对基于GTX串行收发器的数字图像光纤传输系统进行了研究;系统采用GTX串行收发器代替编解码芯片实现数据的串并转换功能,再通过数据通道的时分复用提高GTX串行收发器的传输带宽以及利用异步FIFO数据缓存处理等提高数字图像光纤传输系统的适应性;实验结果表明,GTX串行收发器的数据误码率达到10-12以下,光纤传输系统传输带宽达到4.19Gb/s。(本文来源于《计算机测量与控制》期刊2016年06期）
[5]（2014）在《Altera最新验证工具推进FPGA和SoC中高速串行收发器的评估》一文中研究指出Altera公司发布JNEye链路分析工具,提供验证和电路板级全套设计工具。JNEye支持设计人员迅速方便地评估高速Altera FPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势,是一种新的混合行为仿真方法。JNEye工具经过优化,支持Altera 10系列产品,为用户提供了评估Altera下一代FPGA和SoC收发器链路性能的平台。(本文来源于《单片机与嵌入式系统应用》期刊2014年03期）
[6]（2012）在《Exar拓展多协议串行收发器产品线 发布新品SP338——SP338集成可使能终端电阻,RS-232和RS-485/422可共享通讯线路》一文中研究指出近日,Exar公司为其单芯片RS-232/RS-485/RS-422多协议串行收发器产品家族再添一款力作-SP338。该款新品完善了Exar的现有的串行收发器产品线并进一步延展了Exar在单芯片、多协议收发器市场的领导地位。SP338是需要多协议串行接口的工业或者嵌入式PC的理想之选。RS-232模式带有叁个驱动器和五个接收器,从而满足DB9(3TX/5RX)所需的8个信号通道。RS-485/422模式包括半双工、全双工和带有高达两个驱动器和四个接收器(2TX/4RX)的混合型双工配置。"新发布的(本文来源于《硅谷》期刊2012年02期）
宋何娟,庞遵林,孙立宏[7]（2011）在《应用于高速串行收发器的CDR电路的设计》一文中研究指出时钟数据恢复(CDR)电路是高速数据传输系统的重要组成部分。文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法,并进行了仿真和验证,结果表明,电路能够满足系统设计要求。(本文来源于《中国集成电路》期刊2011年06期）
汪灏,郭二辉[8]（2011）在《通用异步串行收发器UART核在DSP芯片中的设计与实现》一文中研究指出UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式。文章基于Verilog HDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到DSP上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为DSP的RS—232接口提供了一种新的解决方案。该IP核已用于一款32位浮点DSP芯片的设计中。(本文来源于《中国集成电路》期刊2011年03期）
张磊,夏传浩,洪一[9]（2010）在《高速串行收发器中XAUI协议研究与实现》一文中研究指出XAUI协议是IEEE802.3ae中规定的10G以太网物理层传输协议。本文依据IEEE802.3ae标准,详细阐述了XAUI协议中字节对齐,通道时钟补偿和通道对齐等功能的工作机制,并提出了XAUI协议的一种的实现方案。仿真结果表明该设计方案能够充分满足高速串行收发芯片的需要。(本文来源于《全国第21届计算机技术与应用学术会议（CACIS·2010）暨全国第2届安全关键技术与应用学术会议论文集》期刊2010-08-20）
王峻松[10]（2007）在《高速串行收发器与寄生供电总线的研究》一文中研究指出本文研究了高速串行通信收发器和串行通信中的寄生供电技术;对寄生供电1-WIRE总线的性能进行了改进,把其寄生供电容量由5μA提升到1mA,而数据率由143kbps提升到1Mbps。在高速串行通信收发器的研究中,首先对收发器的系统结构进行了理论研究;探讨了数据电缆的传输模型和均衡器的原理,对锁相环型和过采样型数据恢复电路进行了详细分析,研究了多种鉴频鉴相器和环路振荡器的结构的技术特点。然后,本文研制了一种高速USB2.0收发器,其数据率为480Mbps。为了适应0.13μm混合信号CMOS工艺下器件特性,对于收发器的具体电路结构进行了改进设计;设计了高速电流模式差分比较器来实现幅度检测;设计了前馈式时钟占空比校正电路;在锁相环中应用了改进设计的带窗口使能的鉴相器以使鉴频鉴相器电路结构的可选范围更宽,有利于选择性能优异的鉴频鉴相器结构;设计了模拟连续调整的共模反馈电路用于控制电压的共模电平控制,与开关电容等传统结构相比其电压调整过程更平稳,有效地减小了控制电压纹波导致的压控振荡器输出时钟的抖动。设计中还采用周期灵敏度的概念对于环路滤波器的电容值进行了优化设计,尽量减小环路带宽以减小压控振荡器输出时钟的抖动。电路在SMIC流片后经测试,结果表明规范要求的功能均实现,发送数据抖动(均方根)为53ps,接收误码率小于10~(-12),核心电路功耗空闲时为10.8mW,接收时为14.4mW,发送时为42.5mW。芯片面积为1.936mm×1.936mm,其中收发器的面积为900μm×700μm。在串行通信寄生供电技术的研究中,本文深入探讨了1-WIRE的寄生供电机制和数据传输方式,针对1-WIRE的两个重要挑战;仅有5μA的寄生供电容量过小;常速时16kbps,超速时143kbps的数据率过低,提出了崭新的解决方案;本文深入研究了寄生供电原理,针对固定电阻的上拉强度不能调整,从而难以在数据传输和寄生供电两种性能之间取得平衡,本文研制了一种自适应上拉电路,其上拉强度随着信号/电源线的电平而自动调整,从而在不影响数据传输的前提下,寄生供电容量大幅度增加到平均值1mA,峰值10mA,并且新器件保持了对现有1-WIRE从设备的向下兼容性;在此基础上,本文深入研究了数据传输方式,考察发现1-WIRE采用的位异步方式中,每传输一位之前都要传输宽度为1μs的同步脉冲,该脉冲用了传输带宽的大部分,本文据此以包异步方式代替了位异步方式,充分利用了传输带宽,把数据传输速率大幅度提高到了1Mbps,而且新的传输方式下最窄脉冲为1μs,与现有方式的位同步脉冲相同,因此没有占用额外的传输带宽。采用TSMC 0.25μm CMOS工艺设计了原型电路,仿真结果与预期符合。(本文来源于《复旦大学》期刊2007-10-30）
串行收发器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
为满足强流重离子加速装置(HIAF)对电源控制器多版本兼容和高精度控制性能的要求,研发了1套基于串行收发器的加速器电源数字控制器(APSDC)。该控制器采用基于总线互联的模块化设计架构,在保证加速器电源数字控制器高精度控制性能的前提下,兼具多版本兼容能力。设计了1套基于串行收发器的高速同步数据总线(HSB)用于数字控制器子板间数据通信,总线带宽达2 Gbps,且板间数据同步误差低于1 ns。电源上线运行实验结果表明,APSDC各项设计指标符合HIAF对电源的高精度控制及其他关键性能的技术要求,并具备较强的系统扩展性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
串行收发器论文参考文献
[1].陈潇逸,高明义,叶阳,邵卫东.基于高速串行收发器的单芯片光网络单元设计[J].光通信研究.2019
[2].崔渊,高大庆,周忠祖,吴凤军,黄玉珍.基于串行收发器的加速器电源数字控制器研究[J].原子能科学技术.2019
[3].燕威.一种星载数据通信高速串行收发器IP核设计[J].电子设计工程.2016
[4].张甫恺,崔明,张维达.基于GTX串行收发器的高速Cameralink数字图像光纤传输[J].计算机测量与控制.2016
[5]..Altera最新验证工具推进FPGA和SoC中高速串行收发器的评估[J].单片机与嵌入式系统应用.2014
[6]..Exar拓展多协议串行收发器产品线发布新品SP338——SP338集成可使能终端电阻,RS-232和RS-485/422可共享通讯线路[J].硅谷.2012
[7].宋何娟,庞遵林,孙立宏.应用于高速串行收发器的CDR电路的设计[J].中国集成电路.2011
[8].汪灏,郭二辉.通用异步串行收发器UART核在DSP芯片中的设计与实现[J].中国集成电路.2011
[9].张磊,夏传浩,洪一.高速串行收发器中XAUI协议研究与实现[C].全国第21届计算机技术与应用学术会议（CACIS·2010）暨全国第2届安全关键技术与应用学术会议论文集.2010
[10].王峻松.高速串行收发器与寄生供电总线的研究[D].复旦大学.2007