本文主要研究内容
作者赵颖,李永康,苏岩淇,薛玲月,杨熠欣,刘立波（2019）在《基于FPGA的简易电子钟》一文中研究指出：为了实现简易电子钟的功能,以FPGA应用设计为基础,使用Verilog HDL语言编写并且使用QuartusⅡ进行仿真。本设计包含计时模块、译码显示模块,实现设计功能且验收效果良好。
Abstract
wei le shi xian jian yi dian zi zhong de gong neng ,yi FPGAying yong she ji wei ji chu ,shi yong Verilog HDLyu yan bian xie bing ju shi yong QuartusⅡjin hang fang zhen 。ben she ji bao han ji shi mo kuai 、yi ma xian shi mo kuai ,shi xian she ji gong neng ju yan shou xiao guo liang hao 。
论文参考文献
论文详细介绍
论文作者分别是来自电脑知识与技术的赵颖,李永康,苏岩淇,薛玲月,杨熠欣,刘立波，发表于刊物电脑知识与技术2019年10期论文，是一篇关于简易电子钟论文,电脑知识与技术2019年10期论文的文章。本文可供学术参考使用，各位学者可以免费参考阅读下载，文章观点不代表本站观点，资料来自电脑知识与技术2019年10期论文网站，若本站收录的文献无意侵犯了您的著作版权，请联系我们删除。
标签：简易电子钟论文; 电脑知识与技术2019年10期论文;