导读:本文包含了静态芯片论文开题报告文献综述及选题提纲参考文献，主要关键词:微流控芯片,静态液滴阵列(SDA),毛细阀,表面张力
静态芯片论文文献综述
曹梦佳,张维军,曹哲,于洋,程丹彤[1]（2018）在《微流控静态液滴阵列芯片制备非球形微粒》一文中研究指出针对静态液滴阵列(SDA)微流控芯片中的毛细阀现象进行机制研究,探讨了流阻及表面张力对SDA芯片中微液滴的生成与存储过程的影响。通过Fluent软件模拟流体流动情况,并对照实验结果进行讨论,同时通过OpenCV图像处理技术实时监测流量变化,进一步验证毛细阀现象。提出了一种利用微结构模版法制备非球形微粒的新方法,通过将微液滴置于4℃低温环境下冷却固化,制得与芯片捕获结构相近的微米级非球形琼脂糖微粒,证实了该方法的可行性。该方法具有成本低、易操作、可控性高等优点,为未来制作非球形微粒提供了一个新途径。(本文来源于《微纳电子技术》期刊2018年11期）
翦彦龙[2]（2018）在《基于28NM工艺ASIC芯片的静态时序分析与优化》一文中研究指出随着智能时代的到来,芯片功能越来越复杂,时钟频率越来越高,设计规模越来越大,对集成电路的设计提出了新的挑战。只有满足时序约束,才能实现正确的芯片功能,所以芯片的时序检查工作就显得至关重要,同时正确有效的时序优化方法也是芯片设计的重点。本文基于UMC 28nm工艺条件下对MCU芯片内部模块进行物理设计,模块规模达到1200万门,并通过EDA工具PrimeTime进行静态时序分析(Static Timing Analysis,STA),并通过工程更改命令(Engineering Change Order,ECO)完成时序优化。为了使芯片满足多种约束条件和工作环境,采用多端角多模式(Multi-Mode Multi-Corner,MMMC)分析方式,本次设计中使用多种工艺、电压、温度(Process Voltage Temperature,PVT)工作环境和叁种约束条件,共构成了 18中分析模式。本文设计中片上误差(On-Chip Violation,OCV)系数高达18%,对于高频率时钟的芯片设计,会引起很多时序违例。对于在延迟计算时公共路径延迟过于悲观而导致时序违例,采用去除悲观公共路径(Common Path Pessimism Removal,CPPR)的计算方法。对于时序分析中出现的建立时间、保持还见违例以及设计规则违例(Design Rule Viration,DRV),提出了 ECO优化方法,如插入延迟单元、增大或者减小单元驱动等方法。本文讨论了设计中出现建立时间和保持时间违例竞争的情况,采用了调节时钟树和设计约束的方法,相比较传统优化逻辑路径,减少了迭代次数,加快了时序收敛。对于PT时序结果中出现的大量违例,分析发现PT和Innovus时序结果不一致,采用合理的设置方法使两者结果达成一致,提高了验证的准确性。同时对于芯片的低功耗要求,采用兼顾时序和功耗的方法,使低阈值单元面积比率达到10%,静态功耗降低33%。(本文来源于《天津工业大学》期刊2018-01-17）
宫文峰,黄美发,张美玲,唐亮[3]（2016）在《倒装芯片键合头静态力学特性研究与结构优化》一文中研究指出键合头是倒装键合设备的核心功能部件,主要用于完成芯片的拾取、传送、蘸胶和键合。针对键合头常因结构刚度不足在冲击载荷的作用下产生较大的结构弹性变形和残余振动的问题,采用有限元法研究了键合头的静态力学特性,并运用基于参数灵敏度技术的优化方法对薄弱环节进行了多目标优化。结果表明:优化前的键合头最大变形量超出了键合头±10μm的设计要求,拾取臂的长悬臂结构刚度不足是导致大变形的主要原因。针对薄弱环节优化后的键合头最大变形量为8.186μm,且结构质量减少了13.2%,满足设计要求。文中研究方法有效改善并提高了键合头的静态力学特性,对键合机整体的优化设计有重要意义。(本文来源于《机械设计》期刊2016年04期）
李洋洋[4]（2016）在《基于28nm工艺的数字芯片静态时序分析及优化》一文中研究指出随着集成电路产业的飞速发展,芯片的设计规模越来越大,同时芯片的时钟频率越来越高。在对芯片设计的检查中时序分析是一项复杂且重要的工作,只有当满足时序要求后电路中的数据才能正确的锁存和传输,从而保证芯片电路的正确工作,达到理想的性能。芯片的频率越来越高和功能越来越复杂,对芯片的时序设计提出了挑战。而对于芯片在时序设计中的出现的时序违例能否修复成为直接影响芯片的时序性能和功能的关键因素。因此,正确合理的时序违例修复方法成为芯片时序设计的一个重点。本课题基于作者所在公司设计的一款28nm工艺的数字移动基带芯片,在芯片物理实现的布局布线后,提取网表文件和互连线延时文件,利用synopsys公司的时序分析工具Primetime进行多模式多端角(MCMM,multi-corner multi-mode)的静态时序分析(STA,static timing analysis),并针对时序分析结果中的时序违例通过工程改变命令(ECO,engineering change order)进行修复。在时序分析中考虑了信号完整性的影响,并运用28nm工艺中新提出的高级片上误差(AOCV,advanced on-chip variation)分析方法,提高了时序分析精度。基于AOCV的计算理论,本文提出了一种新的时序路径延迟计算方法,可减少静态时序分析中的计算工作量。文中研究和总结了ECO中采取的改变单元延迟的方法,通过实验数据证明方法的正确性。本文分析和研究了芯片时序设计中出现的时序违例,包括建立时间,保持时间,recovery和removal,最大转换时间及RC-011问题,通过ECO来改变单元延迟,从而优化整条路径延迟,解决时序违例问题,达到了芯片时序收敛的要求,并从芯片的物理方面和功耗方面进行权衡分析,对设计进行了进一步优化。本文基于AOCV的理论提出的新的计算时序路径延迟方法,相比传统时序路径延迟计算方法,可以减少静态时序分析时对时钟路径上共同路径的延迟计算工作量,对于时序分析方法的优化和时序分析工具的开发,具有一定的理论研究意义和参考意义。文中提出的时序违例的修复方法,具有较强的工程实用性和参考性,在多个项目的时序优化中已经运用并达到时序收敛的效果,对于从事芯片后端物理设计及时序分析与优化工作的设计人员具有一定的实践参考意义。(本文来源于《西安电子科技大学》期刊2016-02-01）
刘路扬,张虹,张碚,吕兵[5]（2015）在《DDS专用芯片静态参数测试方法研究》一文中研究指出文章重点介绍了基于ATE设备的DDS专用芯片内嵌DAC静态参数的一种测试方法。由于DDS专用芯片的自身特点,其只能输出一定频率的正弦波,测试开发人员唯一能够控制的只有正弦波输出的频率和幅度。而正弦波电压是非线性的,所以利用线性斜波电压测试DAC的传统方法并不能用于DDS专用芯片的静态参数测试,只能依靠间接的方式测试其内嵌DAC的静态参数。该测试方法通过将正弦波的非线性幅值信息转换为线性的角度信息,实现了DDS专用芯片内嵌DAC的测试自动化,且测试过程高效可靠。(本文来源于《计算机与数字工程》期刊2015年01期）
苑晓珊[6]（2014）在《基于SMIC 65nm工艺的静态随机存储芯片的后端设计》一文中研究指出随着移动互联网技术的发展,片上系统的速度不断提高,推动了高速缓存对速度的需求。作为高速缓存的核心部件,静态随机存储器便成为了系统速度提升和功耗降低的关键。而且集成电路芯片的更新速度逐步加快,工程师们迫切希望缩短从最初设计到最终进入市场的时间,传统的基于管级的全定制设计方法就不能满足这一需求,而基于门级的半定制设计方法便成为集成电路设计领域中的主流。在半定制设计中最重要的革新环节就是后端设计,并且该项工作已成为各个公司和研究所的重点研究课题。集成电路的技术水平已经进入到深亚微米阶段,工程师在其后端设计领域中逐渐面临着越来越多的问题和越来越严重的挑战。例如,芯片特征尺寸的逐渐缩小导致互连效应问题的出现;芯片规模的不断增大导致运行时间急剧膨胀,极大影响了设计流程的迭代效率;信号完整性分析成为一项必需工作,给芯片的时序收敛带来影响;芯片线宽的一再缩小,导致互连线的噪声干扰开始影响芯片的整体工作速度和功能的实现;由于存在多个设计变量,而且它们相互依赖,导致时序收敛变得极其复杂;电压降和电迁移问题给芯片的工作性能带来功耗影响。因此在后端设计中工程师需要深入物理设计,结合电路特点,选取有效的EDA工具,研发出有针对性的后端设计流程。论文首先简单介绍了当前集成电路的发展状况以及国内外研究现况,从设计方法出发,引出专用集成电路设计的两种基本方法(展平式设计方法和硅虚拟原型设计方法),以及本次设计所采用Cadence公司的SoC Encounter仿真工具进行后端设计的流程。在阐述布局布线理论的基础之上,对天线效应和串扰问题的产生原因及其解决方案进行了分析和研究,并成功将芯片布线布通。对时钟树综合理论进行了深入分析,建立了合理的时钟树,使芯片的时序达到平衡。最后进行了静态时序分析、时序优化以及物理验证(DRC和LVS检查)的工作,完成了后端设计的全部流程。在以上各个设计流程设计的基础上,成功研发出本项目的后端设计方案,通过最终仿真和验证结果表明,该芯片的性能指标如下:工作频率达到166.6MZH-166.7MHZ,规模是800万门,流片面积为5050um×5050um,实现了存储速度快、低功耗、面积小等特点。该静态随机存储芯片已于2014年11月在北京成功流片。(本文来源于《西安电子科技大学》期刊2014-12-01）
许昕琪[7]（2014）在《低静态电流LDO芯片设计》一文中研究指出随着集成电路行业的飞速发展，集成稳压器有着广泛的前景和市场。低压差线性稳压器（Low Dropout Regulator，LDO）作为其中的一员，由于其结构简单、体积小、低噪声等特点，在高端便携式设备中得到越来越广泛的应用，已成为电子设备电源管理中不可或缺的模块之一，具有非常重要的研究意义。本文设计了一款低静态电流的LDO线性稳压芯片。首先根据设计要求，完成原理框图中各个模块的设计，其中包括：基准电压源、误差放大器、过温保护电路、采样反馈电阻和调整管。其中误差放大器是一个关键模块，本文所设计的推挽输出型运算放大器可以有效降低芯片的静态电流，进而减小了芯片的整体功耗。接下来，定性并定量分析各模块电路，运用Spectre软件对电路进行仿真验证。最后将通过验证的各模块电路加以整合并进行仿真验证，略做调整及修改直至整体电路达到最初制定的各项设计指标。电路设计完成后，接下来就是相应版图的设计。在熟悉了版图的设计规则及设计流程后，使用华越3um40V双极工艺文件设计版图。设计完成后，在不影响芯片整体性能的前提下继续对版图进行优化，尽可能地减小版图面积，节省成本。最后，版图通过了DRC（Design Rule Check）和LVS（Layout Versus Schematics）检查，验证了设计版图的正确性。(本文来源于《西安科技大学》期刊2014-06-30）
刘宁宁,田泽,郭蒙[8]（2014）在《基于H.264/AVC解码芯片的静态时序分析约束设计》一文中研究指出作为分析和验证电路时序行为的重要手段,静态时序分析(STA)技术在深亚微米级ASIC设计中得到了广泛的应用,而正确的时序约束输入是时序分析工具给出正确结果的必要条件之一。文中在介绍STA原理的基础上,以一款H.264/AVC解码芯片为例,分析了解码芯片的时钟结构等时序信息,详细介绍了时钟定义、端口信号等关键时序约束,并重点介绍了PLL时钟偏差的约束设计。时序分析工具PT分析及与动态仿真的交叉验证的结果表明,解码芯片时序约束设计完整、正确。(本文来源于《计算机技术与发展》期刊2014年05期）
骆健[9]（2014）在《静态腔室PCR芯片的设计制造与实验研究》一文中研究指出当下全球传染性疾病的频繁突发再次加强了人们对即时检测（Point Of Care，POC）的需求，以便于早期诊断和干预治疗。基于聚合酶链式反应(Polymerase Chain Reaction，PCR)的分子生物学手段在缩短检测时间、提高检测精度方面对POC有重大贡献，但昂贵的反应试剂和附带检测器材限制了此方法只能在实验室或专门的研究机构进行，大大阻碍了其临床和日常适用性。采用MEMS工艺加工微流控芯片使得PCR过程微小型化成为可能，附加成熟的实时荧光检测技术进而在一块生物芯片上完成微型全分析（μTAS）也是目前学术研究热点。本文研究的目的是通过优化结构设计、改进加工工艺制造出高效低廉、操作简单的实用型PCR芯片，结合集成式外围温度测控系统和实时荧光检测设备，实现便携一体化的PCR诊断平台。本文的主要研究内容和成果如下：1.优化已有的PCR芯片设计思路，其中包括材料的选择、总体布局和各部分结构参数的设置；改进PCR芯片的制作工艺，包含掩膜版、PDMS盖片、玻璃基底和封合成型；制成12×12mm2的正方形叁层结构静态腔室PCR芯片，结构紧凑、进样方便。2.设计温度测控系统，结合制备的PCR芯片搭建PCR反应平台。其中温度测控系统包括硬件控制电路和软件采集控温程序，硬件控制电路由电源及信号放大模块、温度采集模块、芯片升温降温模块构成，并制作成为PCB；软件部分用LabVIEW编写成项目，包含温度转换、温度预设、PID控制等子程序；连接芯片并注水后测试控温效果，满足PCR对温度的要求。3.基于实验观察研究了PCR失败原因和气泡产生机理，在此基础上摸索出连续进样、低压除泡、封合等一系列PCR前处理工序，经验证很好的抑制了气泡的产生。择优选择了注射器连续进样方式，而后在静态腔室PCR芯片上成功地扩增了水母GFP基因，与传统PCR仪对比分析电泳结果。4.分析目前分离式终点检测扩增产物的缺陷与实时荧光检测的需求，提出与静态腔室PCR芯片相匹配的实时荧光检测具体方案。(本文来源于《上海交通大学》期刊2014-01-14）
贾卫刚[10]（2013）在《高效率低静态电流Buck变换器芯片XD1103研究与设计》一文中研究指出随着便携式电子产品市场的飞速发展，低成本、高效率、小尺寸的功率转换系统需求量越来越大。在这种背景下，本文对一款高效率低静态电流同步Buck变换器芯片XD1103进行了研究与设计。论文对Buck型DC/DC变换器的基本理论进行了详细介绍，根据目前市场实际需求，设计了XD1103的系统功能和电气特性指标。在深入分析研究了Buck型变换器芯片控制模式、环路稳定性问题、功耗的基础上，设计了在全负载范围内获得高效率的新架构，完成了整体电路的设计与仿真验证。本文采用动态电源管理技术。在中等负载及重负载情况下，系统工作于PWM模式；在轻负载情况下，系统自动切换到节电模式。在节电模式下，系统关闭芯片内部不必要的模拟电路，将静态电流降低为正常工作时的1/9；关闭功率MOS管，使开关损耗降低。同时，芯片也应用了先进的同步整流技术，使得Buck变换器轻载低效率问题得到明显改善，实现了全负载范围内最高94%的转换效率。此外，本文针对输出电容大等效串联电阻给系统环路带来的不稳定因素，也给出了解决方案。上述电路，均在0.5μm CMOS工艺模型下，通过HspiceD进行仿真验证，结果表明，芯片各项指标均能满足设计要求，性能良好。(本文来源于《西安电子科技大学》期刊2013-01-01）
静态芯片论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着智能时代的到来,芯片功能越来越复杂,时钟频率越来越高,设计规模越来越大,对集成电路的设计提出了新的挑战。只有满足时序约束,才能实现正确的芯片功能,所以芯片的时序检查工作就显得至关重要,同时正确有效的时序优化方法也是芯片设计的重点。本文基于UMC 28nm工艺条件下对MCU芯片内部模块进行物理设计,模块规模达到1200万门,并通过EDA工具PrimeTime进行静态时序分析(Static Timing Analysis,STA),并通过工程更改命令(Engineering Change Order,ECO)完成时序优化。为了使芯片满足多种约束条件和工作环境,采用多端角多模式(Multi-Mode Multi-Corner,MMMC)分析方式,本次设计中使用多种工艺、电压、温度(Process Voltage Temperature,PVT)工作环境和叁种约束条件,共构成了 18中分析模式。本文设计中片上误差(On-Chip Violation,OCV)系数高达18%,对于高频率时钟的芯片设计,会引起很多时序违例。对于在延迟计算时公共路径延迟过于悲观而导致时序违例,采用去除悲观公共路径(Common Path Pessimism Removal,CPPR)的计算方法。对于时序分析中出现的建立时间、保持还见违例以及设计规则违例(Design Rule Viration,DRV),提出了 ECO优化方法,如插入延迟单元、增大或者减小单元驱动等方法。本文讨论了设计中出现建立时间和保持时间违例竞争的情况,采用了调节时钟树和设计约束的方法,相比较传统优化逻辑路径,减少了迭代次数,加快了时序收敛。对于PT时序结果中出现的大量违例,分析发现PT和Innovus时序结果不一致,采用合理的设置方法使两者结果达成一致,提高了验证的准确性。同时对于芯片的低功耗要求,采用兼顾时序和功耗的方法,使低阈值单元面积比率达到10%,静态功耗降低33%。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
静态芯片论文参考文献
[1].曹梦佳,张维军,曹哲,于洋,程丹彤.微流控静态液滴阵列芯片制备非球形微粒[J].微纳电子技术.2018
[2].翦彦龙.基于28NM工艺ASIC芯片的静态时序分析与优化[D].天津工业大学.2018
[3].宫文峰,黄美发,张美玲,唐亮.倒装芯片键合头静态力学特性研究与结构优化[J].机械设计.2016
[4].李洋洋.基于28nm工艺的数字芯片静态时序分析及优化[D].西安电子科技大学.2016
[5].刘路扬,张虹,张碚,吕兵.DDS专用芯片静态参数测试方法研究[J].计算机与数字工程.2015
[6].苑晓珊.基于SMIC65nm工艺的静态随机存储芯片的后端设计[D].西安电子科技大学.2014
[7].许昕琪.低静态电流LDO芯片设计[D].西安科技大学.2014
[8].刘宁宁,田泽,郭蒙.基于H.264/AVC解码芯片的静态时序分析约束设计[J].计算机技术与发展.2014
[9].骆健.静态腔室PCR芯片的设计制造与实验研究[D].上海交通大学.2014
[10].贾卫刚.高效率低静态电流Buck变换器芯片XD1103研究与设计[D].西安电子科技大学.2013
标签：微流控芯片; 静态液滴阵列(SDA); 毛细阀; 表面张力;