导读:本文包含了部分可重构论文开题报告文献综述及选题提纲参考文献，主要关键词:FPGA,动态部分可重构,分区算法
部分可重构论文文献综述
谢达,宋林峰,董宜平,胡凯[1]（2018）在《基于聚类分区算法的FPGA高效动态部分可重构设计》一文中研究指出当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间。因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的方法具有重要意义。在分析和评价现有分区技术的重构时间和区域面积利用率的基础上,提出了一种新的动态部分可重构方案。该方法基于图形聚类算法对分区过程进行优化,自动寻找最优分区方案,并在重配置过程中实现了可重构区域之间走线的动态连接,最终实现重构时间和区域面积的同时优化,与Vipin算法方案相比,该设计方案的重配置时间减少了约10%,可重构面积减少了约18.5%。(本文来源于《电子与封装》期刊2018年09期）
徐健,李贺,龚东磊,方明[2]（2016）在《基于FPGA的动态部分可重构智能I/O接口设计与实现》一文中研究指出由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,基于Vivado2014.4和Peta Linux开发环境和开发工具,以RS232,RS422,CAN总线接口为例,通过TCP/IP网络数据包切换总线接口配置指令,动态切换对应的局部比特流文件,以按需通信方式实现各接口的实际配置。仿真实验结果表明,部分可重构技术与片上系统技术的结合使得产品设计流程更加灵活,可降低产品对硬件的依赖度和更新换代的成本,减小资源和功耗的消耗,在一定程度上提升产品的安全性及可靠性。(本文来源于《计算机工程》期刊2016年06期）
杨恒[3]（2015）在《基于动态部分可重构FPGA的计算机组成原理实验平台设计》一文中研究指出随着电子信息科学技术的快速发展,计算机技术和集成电路技术也取得了快速的发展,现代电子电路系统设计技术发生了重大的变化。采用传统的小规模集成电路芯片加连线的设计方法,既费时又消耗大量器材,已经不能满足现代电子系统设计的要求。计算机仿真教学已成为培养学生工程实践能力的重要手段。本文开发出了一套具有上位机软件系统和下位机硬件系统的计算机组成原理实验系统,对于学生巩固计算机组成原理课程的理论,CPU各个功能部件如何工作,促进学生的感性认识,培养学生计算机应用能力和创新能力等方面起了积极的作用。在上位机的设计开发中,使用了C++-builder 6.0开发出了一套具有可视化界面的上位机管理系统,实验者可以在上位机管理系统中对计算机组成的各个部分进行模拟设计、功能验证和指令编译与下载等功能。本文在对动态部分可重构FPGA做了深入研究的基础上,采用了动态部分可重构FPGA外加输入模块、显示模块、时钟模块的硬件电路结构设计出了实验系统的下位机。动态部分可重构FPGA的使用减少了硬件电路的占用空间,降低了硬件电路的复杂性,提高了硬件电路的稳定性。动态部分可重构FPGA的设计采用了基于EAPR (Early Access Partial Reconfiguration)的设计流程,并对下位机硬件系统的各个功能模块进行了设计与功能验证。本文采用了Xilinx公司的Planahead软件实现了动态部分可重构FPGA的设计,得到了可以提交给用户使用的具有完整功能的FPGA配置文件。并对上位机和下位机的功能进行了仿真验证。在文章的最后,总结了本论文的工作重点以及不足之处。(本文来源于《山东大学》期刊2015-04-25）
张宇,范建华,吕遵明,王统祥[4]（2014）在《FPGA动态部分可重构技术概述》一文中研究指出可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。(本文来源于《计算机与现代化》期刊2014年03期）
柴亚辉,张胜辉,黄卫春,刘觉夫,徐炜民[5]（2013）在《动态部分可重构系统空闲资源全集管理研究》一文中研究指出可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用。提出了一种基于单向栈的算法来寻找最大空闲矩形(MFR)。利用可重构计算单元的不同M值进出单向栈来找到所有最大空闲矩形。通过实验表明,算法通过使用单向栈与算法优化,有效地提高了查找空闲资源全集的性能。(本文来源于《计算机科学》期刊2013年02期）
张芷英,王俊荣,来金梅[6]（2012）在《一种适于动态部分可重构的NoC结构》一文中研究指出提出了一种适用于动态部分可重构系统的NoC结构,它的主要优点是通信效率高和可扩展性好.为适应动态部分重构,NoC不仅传输普通数据,而且传输配置位流数据.NoC将每个资源节点作为一个配置区域,在网络数据包中加入类型域以区分普通数据与配置数据,并相应地将网络接口分为普通接口与配置接口.采用ModelSim对随机均匀分布模式进行了仿真测试,得出所设计网络的最高吞吐率为0.40flit·cycle-1·IP-1.为了验证系统的有效性,通过在Xilinx Virtex4xc4vsx35-10芯片上构建原型系统进行实验.结果表明,系统能在50MHz上正常工作.(本文来源于《复旦学报(自然科学版)》期刊2012年06期）
张芷英[7]（2012）在《基于片上网络的动态部分可重构系统研究》一文中研究指出数字系统设计经常面临计算效率与通用性的矛盾,动态部分可重构系统被提出以解决该问题。随着半导体工艺技术的持续发展,单芯片晶体管数目己增长到数十亿,传统总线作为系统的互联结构已无法满足应用的通信效率与可扩展性需求。近年来,片上网络被提出用于取代总线结构,作为高效率、可扩展的通信介质。然而,已有的片上网络在应用到动态部分可重构系统时,忽略了重配置位流传输效率问题,配置位流传输一般是通过FPGA提供的配置接口完成。由于该方式的配置电路连接到整个芯片所有编程点,过长互联线将导致配置位流传输速度不足及可扩展性差的问题。针对该问题,本文提出了一种新型的基于片上网络的动态部分可重构系统。该系统充分利用了片上网络的优点,具有较高的配置位流传输效率及可扩展性。本文工作如下：第一,提出了基于片上网络的动态部分可重构系统芯片结构。该结构使用片上网络作为互联介质,并包含处理器节点、SRAM控制节点和FPGA IP核等节点。其将每个FPGA IP核作为一个重构区域,使用片上网络的资源网络接口作为动态逻辑与静态逻辑的接口,代替了对软件流程依赖性较高的总线宏或分区引脚,因此简化了设计。第二,提出并设计了适用于动态部分可重构系统的片上网络结构。该结构将传输数据分为普通数据与配置位流数据,并将资源网络接口分为数据接口和配置接口。在进行动态部分重配置时,配置位流使用片上网络传输,并通过配置接口下载到FPGA IP核。这样,位流传输效率得以提高。另外,由于为每个IP核设置了独立的配置接口,使得配置电路局部化,避免了配置电路的过长互联线,提高了系统的可扩展性。第叁,提出并设计了基于DMA模式的片上SRAM控制节点,用于控制重构系统中位流数据的存储与传输。相对于CPU控制传输模式,其传输效率高出约81倍。通过对片上网络进行仿真实验,得出片上网络能正确完成普通数据传输,配置位流传输及下载的功能；综合数据得出片上网络最高工作时钟频率为600MHz,配置接口工作频率为150MHz,高于Xilinx FPGA芯片配置接口的最高工作频率,说明其具有较高的配置位流传输效率。另外,通过使用Xilinx Virtex4开发板设计了原型系统,对本文提出的基于片上网络的动态部分可重构系统进行了FPGA板级测试验证。实验结果表明,原型系统正确完成了将可重构节点从加法重构为减法、乘法、或操作与移位操作的功能。(本文来源于《复旦大学》期刊2012-05-26）
徐旭阳[8]（2012）在《动态部分可重构交换式线卡的研究》一文中研究指出随着因特网规模的不断扩大,各种不同类型不同带宽需求业务的不断出现,使得现在对网络系统中对数据包处理能力的需求不断提高。传统的网络节点只完成少数几种任务,网络系统中线卡上的输入端口一般具有多种功能,例如进行数据链路层的封装与解封装,路由查找,提供QOS等。为了实现更高数据包处理效率以及更低的网络系统硬件投入成本,就需要在一定的硬件资源的基础上实现更多的功能,因此,将纯空间概念的硬件设计方案扩展成为融合时间和空间双重概念的硬件设计方案是一种可行的思路,对线卡中的数据处理单元进行动态部分可重构的设计思想可以实现这种设计方案。本文的研究内容主要集中在对动态部分可重构交换式线卡的结构和功能的设计上。首先,根据对现有的网络处理器的结构特点进行分析和研究,例如多芯片流水线结构,加强型RISC处理器,异构处理器流水线结构等,以典型的数据流水线Pipeline结构为基础的数据流处理结构作为参照,提出了以Crossbar交换结构为基础的数据流处理交换式线卡模型。然后,对基于Crossbar交换结构的动态部分可重构线卡中的各个功能模块进行了功能的定义和设计,对数据包在线卡中的处理流程进行了阐述,结合动态可重构的思想,对原先功能固化的数据处理单元加入动态可重构机制,使得数据处理单元的处理功能可以根据当前业务需求实现灵活配置,从而进一步提高线卡中数据处理硬件资源的利用率,以此来实现在同样规模的硬件资源的条件下达到更高的数据处理性能的目的。最后,假设了多种不同情况下的具有代表性的数据流类型作为仿真的业务类型,在这些业务场景下对基于Pipeline结构的线卡和基于Crossbar结构的线卡在平均时延、资源利用率、极限负载、队列长度等方面进行对比分析,证明了基于Crossbar交换结构的具有动态部分可重构能力的线卡在性能方面的提高。(本文来源于《电子科技大学》期刊2012-04-01）
张佳芳[9]（2012）在《基于动态部分可重构技术的软硬件任务协同调度研究》一文中研究指出在使用通用处理器和专用集成电路实现的传统计算方式不断遇到应用瓶颈时,可重构计算(Reconfiguration Computing)作为新型的空间和时间二维混合构建的计算模式,兼顾系统的灵活性与高性能,能够在传统计算难以满足的高性能和高灵活性的应用场合发挥巨大作用。特别是可重构计算中的动态部分可重构技术能够在系统运行时改变FPGA芯片内部局部区域的硬件逻辑功能,实现硬件资源的时分复用与硬件功能的更新。动态部分可重构片上系统(Dynamic Partial Reconfiguration System on Programmable Chip,DPR-SOPC)在同一芯片上集成软硬件任务,通过实时操作系统控制软件任务与硬件任务的灵活切换调度,结合软硬件任务各自的优势,均衡系统整体运算资源,提升系统整体的性能。本文主要做了以下几方面的工作：(1)本文对可重构计算相关概念和历史进行简单的回顾,以Xilinx公司Virtex系列FPGA为例对FPGA内部基本逻辑结构、编程工艺、配置方式进行相关介绍。(2)对多种可重构技术的设计思想与实现流程进行深入研究比较,采用早期获取动态可重构设计方法作为DPR-SOPC平台的可重构实现方式。深入研究一维可重构与二维可重构之间的区别,分析两者之间的不同。(3)本文提出一种新的基于动态部分可重构技术的软硬件协同调度平台DPR-SOPC,详细阐述DPR-SOPC的整体设计思想与框架。以Xilinx Virtex FPGA为开发平台,描述DPR-SOPC硬件平台的搭建,以及硬件任务调度的设计与实现。(4)实现uC/OS-Ⅱ在PowerPC405上的移植。分析软硬件任务之间的不同属性,依据硬件任务自身特性,设计软硬件任务调度状态转换模型、提出软硬件任务调度的基本原则。引入软硬复合任务平衡系统中处理器负载与可重构区域负载,提高系统整体性能。(5)本文在DPR-SOPC平台上提出一种新的容错自修复策略。该容错自修复策略着重实现对放置在可重构区域中的关键任务的保护。通过动态部分可重构技术重新加载发生错误的可重构区域,纠正发生错误的关键硬件任务。所提出的容错自修复策略采用软硬件协同容错的方式,能够灵活切换多种容错方式,平衡系统可靠性与系统运行性能之间的关系,应对更广泛的应用环境。(本文来源于《杭州电子科技大学》期刊2012-01-01）
刘杰[10]（2011）在《动态部分可重构系统的设计方法及可重构计算研究》一文中研究指出随着现代数字系统的发展和FPGA(Field-Programmable Gate Array：现场可编程门阵列)生产工艺的进步，促使FPGA在数字系统设计中的地位从辅助部件提升到了核心处理器件。基于SRAM的FPGA的出现，标志着现代可重构计算的开始。由于数字系统日趋复杂，因此，设计人员希望能够以较少的资源实现复杂的系统，使系统的设计由逻辑规模转向分时复用逻辑资源，由固定的逻辑功能转向灵活可变的逻辑功能，而动态部分可重构技术正好满足此要求。可重构计算利用可重构器件的现场可编程的特性，使其兼具了硬件的高效性和软件的灵活性，是当前计算机系统结构领域的研究热点。而动态部分可重构具有的高度灵活性，对可重构计算进一步的发展具有重要的意义。鉴于动态部分可重构所具有的优势，本文以动态部分可重构为基础，对可重构计算进行研究，来提高可重构计算系统的执行效率和资源利用率，解决重构时间对系统性能的影响等问题。本文研究的内容主要包含两部分：动态部分可重构系统的设计方法和基于动态部分可重构系统的可重构计算的研究。具体内容如下：(1)动态部分可重构是本文的研究基础，为了快速、有效地设计出动态部分可重构系统，重点研究了动态部分可重构系统的设计方法，并详细阐述了系统的设计流程。通过与现存设计方法的比较和尝试，采用了基于EAPR(Early-AccessPartial Reconfiguration)的设计方法并配合PlanAhead工具来设计动态部分可重构系统，并通过两个具体的应用系统验证了设计方法的有效性和便捷性。(2)设计了一个用于研究可重构计算的动态部分可重构系统，并针对此系统建立了过程级动态软硬件划分模型，且设计了相应的软硬件划分算法，以减少应用程序的执行时间。该模型不仅能够根据应用程序中函数的参数信息确定函数的划分结果，还能够根据程序中函数的执行次数对应用程序进行动态划分，提高了系统的性能和资源利用率。(3)针对重构时间对可重构计算性能的影响，提出了基于动态部分可重构系统的顺序型应用程序模块映射算法。该模块映射算法是针对多部分重构区域的，结合动态部分可重构的特性，通过隐藏重构时间从而达到加速程序执行速度和提高系统性能的目的，最后通过实验证明了该算法的可行性和有效性。(本文来源于《湖南大学》期刊2011-05-09）
部分可重构论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,基于Vivado2014.4和Peta Linux开发环境和开发工具,以RS232,RS422,CAN总线接口为例,通过TCP/IP网络数据包切换总线接口配置指令,动态切换对应的局部比特流文件,以按需通信方式实现各接口的实际配置。仿真实验结果表明,部分可重构技术与片上系统技术的结合使得产品设计流程更加灵活,可降低产品对硬件的依赖度和更新换代的成本,减小资源和功耗的消耗,在一定程度上提升产品的安全性及可靠性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
部分可重构论文参考文献
[1].谢达,宋林峰,董宜平,胡凯.基于聚类分区算法的FPGA高效动态部分可重构设计[J].电子与封装.2018
[2].徐健,李贺,龚东磊,方明.基于FPGA的动态部分可重构智能I/O接口设计与实现[J].计算机工程.2016
[3].杨恒.基于动态部分可重构FPGA的计算机组成原理实验平台设计[D].山东大学.2015
[4].张宇,范建华,吕遵明,王统祥.FPGA动态部分可重构技术概述[J].计算机与现代化.2014
[5].柴亚辉,张胜辉,黄卫春,刘觉夫,徐炜民.动态部分可重构系统空闲资源全集管理研究[J].计算机科学.2013
[6].张芷英,王俊荣,来金梅.一种适于动态部分可重构的NoC结构[J].复旦学报(自然科学版).2012
[7].张芷英.基于片上网络的动态部分可重构系统研究[D].复旦大学.2012
[8].徐旭阳.动态部分可重构交换式线卡的研究[D].电子科技大学.2012
[9].张佳芳.基于动态部分可重构技术的软硬件任务协同调度研究[D].杭州电子科技大学.2012
[10].刘杰.动态部分可重构系统的设计方法及可重构计算研究[D].湖南大学.2011