导读:本文包含了电路性能优化论文开题报告文献综述及选题提纲参考文献，主要关键词:降压电路,EMC,性能优化
电路性能优化论文文献综述
于超,张迎春[1]（2018）在《基于LM5085芯片的降压电路设计及其EMC性能优化》一文中研究指出基于具有优良性能的LM5085芯片,设计了一种将额定输入电压36V降低到12V稳定输出的降压电路,电路设计具有很强的带负载能力,同时通过抑制干扰源和增强敏感部件的抗干扰能力,优化了电路的EMC性能,使其符合标准要求。(本文来源于《电源世界》期刊2018年02期）
左轶群[2]（2016）在《CSFB电路域回落技术在LTE网络中的应用和性能优化实践》一文中研究指出伴随中国移动通信业务的增长,LTE网络的部署如火如荼的进行着。LTE网络在没有演进到LTE-Advanced之前,国内运营商大多数采用了CSFB电路域回落技术作为LTE语音的解决方案。本文就CSFB电路域回落技术,以本市分公司的应用情况和无线网络优化的具体实际为蓝本,阐述了LTE网络回落到UMTS 3G网络的CSFB应用情况,以及无线网络优化的案例剖析。(本文来源于《山西电子技术》期刊2016年05期）
敖鹏蛟,裴志伟[3]（2013）在《集成电路生产线EAP监控系统大数据量查询性能优化方法》一文中研究指出在集成电路生产线中,由于设备数量大,生产过程中产生了大量的历史数据。设备自动化程序(EAP)在对生产线生产情况进行监控时,需要从数据库中查询历史数据,由于数据量大,查询性能较低。查询性能直接影响着集成电路生产线EAP监控系统的整体性能以及用户的使用感受。所以提高查询性能,就成为了重中之重。描述了集成电路生产线EAP监控系统进行大数据量查询时,查询性能的优化方法。(本文来源于《工业控制计算机》期刊2013年11期）
邸志雄[4]（2013）在《HDL代码质量评估方法关键技术研究与电路性能优化》一文中研究指出HDL源代码的质量度量和质量控制是加速SoC/ASIC芯片设计进度、提高SoC/ASIC芯片质量的重要环节，已经成为限制SoC/ASIC芯片质量和可靠性的瓶颈，为了加速SoC/ASIC设计过程，保证源代码研发质量，并尽早发现芯片设计阶段存在的缺陷，迫切需要提出HDL源代码质量评估的方法。本文对HDL源代码质量评估关键技术——HDL源代码抽象技术和组合逻辑环转化技术进行了研究。同时，研究成果在参与的叁个芯片设计项目中得到了验证。主要成果有：1、鉴于现有主流源代码工具只能根据定制的规则进行静态形式检查，对于一些与规则无关的代码缺陷则无法进行审核。故提出了一种以复杂度为导向的HDL源代码抽象方法，该方法着眼于可综合HDL源代码层面，将源代码抽象为一个两层有向网络。该网络以高复杂度节点为网络源端，边权值反映HDL源代码的描述复杂度。采用了经典的Dijkstra算法作为高复杂度代码搜索算法，将其应用于定位HDL源代码中复杂度较高的部分。其中，被作为实验对象的实例有：处理器类设计PE、总线结构类设计XD_BUS、算法实现类设计MQ编码器、通用外设类IP核MMC/SD/TF卡控制器。实验结果说明，该方法能够有效地提取代码中设计复杂度较高的代码，使得这部分设计较为复杂、易出现质量问题的源代码得到重点审核，弥补现有源代码检查工具只能进行静态规则审查的缺陷，并给电路设计提出指导性意见。2、提出一种组合逻辑环转化方法，以解决RTL以及高级语言逻辑综合阶段所面临的拆分组合逻辑环的问题。相比现有文献，引入了SAT引擎对电路进行了表征，并使用静态逻辑蕴涵完成了电路的逻辑推理，同时，在求解过程中，根据实际应用需求对蕴涵规则进行了定制，使得在计算过程中，能够不断地对冗余向量和目标函数进行优化。以选定实例的源代码和开源代码为实验对象，评估了所提出的组合逻辑环识别和拆分算法的性能。实验结果表明，转化时间和转化后非环电路的规模都小于现有文献。3、应用所提出的高复杂度HDL源代码搜索方法，对XD_BUS的源代码进行了质量评估，并依据得出的评估结果，给XD_BUS的优化和重新设计提出了相应的指导意见。结合该指导意见，对XD_BUS进行了优化和重新设计，该优化方案采用了多个设备队列，降低了片上总线与设备之间的耦合度；同时，将数据接收通道和数据发送通道分离，并在数据接收通道和数据发送通道中设置了多条子数据通道，提高了数据传输的并发性。采用了SMIC0.18μm标准单元工艺库完成了该总线的逻辑综合，其最高工作频率为232MHz。同时，完成了XD_BUS的性能评估，其总线吞吐率为5.4Gbps@100MHz，远大于规格要求的3.2Gbps@100MHz。4、应用所提出的高复杂度HDL源代码搜索方法，对MQ编码器的源代码进行了质量评估，并依据得出的评估结果，给MQ编码器的优化和重新设计提出了相应的指导意见。结合该指导意见，提出了一种串行MQ编码器VLSI结构和并行多上下文MQ编码器VLSI结构。相比现有文献，创新点在于：（1）分析了编码过程中上下文保持次数、索引值保持次数等，并将其分离，最终针对不同的事件设计了不同的硬件结构，使得各种事件都能被更好地处理；（2）提出了一种索引值预测方法，可并行处理多个连续相同的上下文CXD；（3）提出了一种前导零电路检测VLSI结构，并通过一次性移位的方法，避免了重归一化过程的循环迭代；（4）优化了索引表，将其中的启动态和非暂态分离并进行了独立的分析，降低了硬件传播延时。基于TSMC0.18μm标准单元工艺库的综合结果表明，提出的并行多上下文MQ编码器能够工作在286.80MHz，吞吐率为573.60Msymbols/sec，提出的串行MQ编码器最高工作频率为547MHz，其面积为79012.84μm2，其吞吐量为547Msymbols/sec。这两个MQ编码器硬件结构的吞吐量都高于现有文献中的设计。5、提出了一种外设类IP核的可配置设计方法，该方法将IP核功能点抽象为指令集，并建立了粗粒度单元和细粒度单元的单元库文件，通过不同的指令调度方案，完成对IP核功能的设计。以应用于雷达信号处理器中的外设类IP核MMC/SD/TF卡控制器为实验对象，对其所对应的各种IP核结构进行了分析，利用这些IP核结构较为规则的特点，将SD/TF卡Master控制器IP核作为设计对象，最终生成了需要的IP核硬件电路。该方法可弥补人工RTL代码设计IP核的方法的缺陷，如源代码可扩展性、可配置性、一致性较差等。(本文来源于《西安电子科技大学》期刊2013-11-01）
王磊[5]（2013）在《染料敏化太阳电池的电子传输—复合模型与等效电路解析及其性能优化》一文中研究指出染料敏化太阳电池（dye-sensitized solar cells, DSSCs）是高性能低成本太阳电池的重要发展方向之一。由于DSSCs的光电转换受到一系列电子的产生、传输、聚集和复合过程的共同作用，深入研究电子在纳米多孔薄膜中的传输-复合过程，可以揭示影响DSSCs电性能的关键因素，从而为优化电池性能提供依据。电化学阻抗图谱(electrochemical impedance spectroscopy，EIS)与单二极管模型是分析DSSCs电流-电压特性影响因素的两种重要方法。准确获取单二极管模型参数，并借助EIS来建立单二极管模型参数与DSSCs内部微观过程的关联，有助于揭示电池电性能的限制因素并由此提出优化电池性能的具体措施。将二氧化钛介晶用于构筑双层复合膜光阳极，可以借助介晶的有序构造和光散射能力来进一步提升电池性能。本文的第一部分内容提出了一种两步法以精确获取DSSCs单二极管等效电路模型参数。即通过作图法对电池的I-V特性曲线进行特定数据区域的线性化处理，从而获取具有一定精度的模型参数，以之设为最小二乘拟合过程的初值，经过多次迭代计算获取具有较高精度的拟合结果。在作图法的应用过程中发现，理论推导的线性函数关系，实际表现为离散性。本文采用对I-V特性曲线进行多项式近似处理的方法，获得了该线性关系和相应的模型参数值。拟合结果显示作图法的拟合误差约4%，经最小二乘法进一步精确后，拟合误差减小至低于1%。为了进一步验证提出的两步法的精确性，选取文献中I-V特性曲线进行拟合分析，并与文献中的拟合结果和精度进行了对比。拟合结果显示，两步法得到的模型参数值与文献中的结果有较大差别。拟合误差分析显示，文献中的拟合方法的误差约为5%，其拟合精度远低于本文提出的两步法。本论文的第二部分内容为采用EIS图谱对DSSCs的单二极管等效电路模型参数进行解析。通过分析DSSCs在叁个特征工作状态下的EIS图谱，研究了单二极管模型参数的物理和电化学意义。分析显示，DSSCs中与复合过程相关的总复合电阻Rct值与电池旁路电阻Rp值较好的吻合。在最大功率点和开路电压点，电池中的复合过程主要表现为电子从TiO_2导带向电解液的转移过程；Rp主要由二极管电阻Rdiode主导。而因此可以推论，TiO_2/电解液界面的电子转移过程具有二极管单向性的特性。在短路电流点，电池中的复合过程主要表现为电子从未被TiO_2覆盖的TCO向电解液的转移过程；Rp主要由并联电阻Rsh主导。因此，并联电阻Rsh可用于表征TCO/电解液界面的电流损失。通过较高工作电压时lnRct与电极电势的线性关系获得了理想因子n值，说明二极管理想因子n主要由较高工作电压时TiO_2/电解液界面的复合特性决定。验证了串联电阻Rs由TCO衬底欧姆电阻及电荷的传输、转移、扩散电阻共四部分构成。在此基础上，模拟了DSSCs的电性能随单二极管模型参数的变化，结果显示：串联电阻Rs和理想因子n对DSSCs的填充因子FF有显着作用，进而影响电池转换效率；随着DSSCs面积的增大，串联电阻Rs和并联电阻Rsh也将分别影响电池的短路电流Isc和开路电压Voc。根据单二极管模型参数的物理和电化学意义，探讨了DSSCs性能优化的一些可行性方案。本文的第叁部分内容研究了一种基于纳米多孔锐钛矿TiO_2介晶的双层复合膜光阳极DSSCs，并利用前二章发展的EIS和单二极管模型分析方法揭示了电子在多孔膜中的传输、复合过程对DSSCs性能的影响机制。首先，通过在TiO_2纳米晶水热合成中加入不同浓度的二乙烯叁胺(Diethylenetriamine, DETA)来调控合成的TiO_2纳米晶的形貌，考察了TiO_2纳米晶形貌对纳米晶膜电池性能的影响。结果显示，随着DETA添加量的增加，部分纳米晶粒增大，纳米晶粒的不均匀性增高，导致纳米晶中缺陷密度的升高和薄膜中电子复合的加剧，但较快的电子传输速率仍使电池的收集效率得到改善。进一步增加DETA的添加量，染料吸附量的减小对电池性能的影响占主导地位，因此电池的性能反而随之下降。然后，采用溶剂热法合成了由纳米晶粒为基本结构单元有序聚集而成的纳米多孔锐钛矿TiO_2介晶。通过钛酸丁酯和乙酸的配比调控TiO_2介晶的形貌。选取最大比表面积的TiO_2介晶制备了多孔膜，使其覆盖在经过性能优化的纳米晶膜上，制备了双层复合膜光阳极DSSCs。考察了双层复合膜结构对电池性能的影响，并与单层纳米晶膜电池进行了对比。结果显示，由于TiO_2介晶为纳米晶粒的密集堆积，染料吸附量较小，但是介晶的叁维有序结构和较少的晶界暴露使双层复合膜光阳极DSSCs具有较高的电子传输速率和电子寿命，从而获得了较大的电子收集效率。当总膜厚L同为15μm时，通过在膜厚为11μm的单层纳米晶膜上增加一层膜厚为4μm的纳米多孔锐钛矿TiO_2介晶层，得到的双层复合膜DSSCs相对单层纳米晶膜DSSCs，电池的转换效率由5.97%提升至6.35%。(本文来源于《华南理工大学》期刊2013-10-28）
[6]（2012）在《Multisim 12.0为专业人士提供完整电路性能优化方案并提高电路教学水平》一文中研究指出美国国家仪器(NatinalInstruments,简称NI)最新推出了用于电路设计和电子教学的Multisim12.0专用版本。Multisim 12.0专业版基于工业标准SPICE仿真,以获得最优化的利用。使用Multisim仿真工具(包括在NI LabVIEW图形化系统设计软件下开发的自定义分析和标准SPICE分析,以及直观测量仪器)工程师们可以将发生错误和原型返工(本文来源于《工业设计》期刊2012年04期）
颜娟[7]（2011）在《微带线射频继电器等效电路建模与性能优化方法研究》一文中研究指出近年来电信事业迅速发展,模拟信号和数字信号的频率不断上升,微波电路集成化的要求越来越高,市场上对具有更好射频性能和集成化能力的射频元器件需求越来越迫切。作为射频电路中不可或缺的一种电子元器件,射频继电器控制着射频电路导通或关断,其射频性能的优劣对整个射频电路的信号传输能力具有影响较大。微带线射频继电器具有良好的表面贴装能力,成本低廉,已经成为应用最广泛的在片式射频继电器。因此,对微带线射频继电器进行理论研究和性能优化设计,对于提升我国继电器设计和生产水平具有重要意义。本文应用经典传输线理论、微元思想和统计学方法对射频继电器信号传输路径中典型连续与不连续结构的分布参数进行提取,建立了信号传输路径在闭合和关断两种状态下的等效电路模型,通过对等效电路模型进行仿真分析,得到各继电器典型结构对插入损耗、电压驻波比及隔离度等性能的影响,初步确定性能影响因素。然后,利用有限元仿真软件对射频继电器的信号传输路径进行建模,考虑信号辐射,计算了在激励终端只产生TEM模(横电磁波)且继电器端子匹配50Ω负载时,继电器射频性能随频率变化关系及电磁场分布情况;并初步分析了继电器射频性能影响因素的尺寸变化对性能的影响,为性能优化确定合适的变量取值区间。基于以上研究结果,应用正交试验法对继电器信号路径进行了参数设计,考虑实际生产及装配需要确定合理的约束条件及目标函数,制定正交表进行仿真实验,进行极差分析和方差分析,确定继电器射频性能显着影响因素和最优水平值,实现了继电器射频性能的优化设计。继而研究了工艺水平对继电器性能的影响。对已确定的因素最佳水平组合进行容差设计,分析各因素的尺寸公差对目标函数的贡献率,得到各目标函数的容差设计公式,对各因素尺寸公差进行重新分配,以简化工艺要求并降低继电器产品的射频性能分散性;此外研究了工业选材对导体损耗和介电损耗的影响,确定两种损耗与材料属性间的对应关系。最后,对PCB用继电器的测试方法进行研究,设计了继电器测试卡具和校准线,应用网络分析仪测试继电器射频性能,并将测试结果与等效电路仿真结果以及有限元仿真结果进行对比,验证了模型的有效性。(本文来源于《哈尔滨工业大学》期刊2011-06-01）
邵明双,金志斌,杨喜军[8]（2009）在《基于L4981B的APFC电路设计性能优化》一文中研究指出通过对基于L4981B设计的有源功率因数校正控制器在实际生产中出现的诸多问题的分析和研究,找出了这些问题的有效解决办法,从而对已有的设计进行了性能上的优化和完善,使它的应用范围得以扩展,性价比得到提高,能够满足在各种不同负载情况下的使用,并易于在大规模生产中得到推广和应用,同时这对于采用其他芯片设计的有源功率因数校正电路的性能改善也有一定的指导和借鉴作用。(本文来源于《现代电子技术》期刊2009年02期）
蒋乐乐[9]（2008）在《高速集成电路互连的时域有限差分方法研究与性能优化》一文中研究指出随着高频高速集成电路(VLSI)的快速发展,电路中的电磁场效应越来越明显,为了能够正确模拟出在电磁场效应的影响下,高频电路系统信号的完整性问题,因而需要对电路里的互连封装结构进行电磁特性分析与设计。同时,由于叁维集成电路及微波MCM这些新型结构的出现,使得该类结构内的电磁场问题不可忽略,这也对电磁特性仿真技术提出了新的要求。这些实际工程中出现的需要解决的问题均为计算电磁学的发展提供了强大的动力。作为计算电磁学中一类最为重要的方法,时域有限差分方法(FDTD)以其能够直接进行时域计算,适用范围广,实现手段简单,且通过一次时频变换就可以得到宽频带范围的信息等特点几乎被运用到电磁场领域中的各个方面。虽然时域有限差分方法的优点很明显,但该方法很大程度上会受到数值色散性和Courant-Friedrich-Levy(CFL)稳定性条件的约束。针对传统FDTD方法数值色散高的缺点,本文提出了一种可以构造高阶时域差分算法从而减少色散情况的辛时域有限差分方法(SFDTD)。SFDTD方法的原理来自于经典力学里Hamilton系统的辛算法,它是一种可保持Hamilton系统辛结构不变的显示时域差分方法。由于Maxwell方程本质上就是Hamilton系统的正则方程,因此用辛算法构造的高阶SFDTD方法具有高精度且非耗散的特点。本文全面分析了新的SFDTD方法的稳定性和色散性,结果显示出,传统的FDTD格式就等同于低阶的SFDTD方法,而高阶SFDTD方法与其相比则具有更低的各向异性和更小的相位误差。最后的数值实例证明了由于高阶SFDTD方法具有低的色散性,因而可以较显着地节省内存空间。针对传统FDTD方法有条件稳定的缺点,本文研究了一种基于精细积分的叁维时域有限差分方法(PITD)。在以往提出的能够克服传统FDTD方法稳定性条件的技术中,交替方向隐式技术(ADI-FDTD)是最主要的一种方法。尽管ADI-FDTD方法能成功地消除稳定限制,但它的数值色散性会随着时间步长的增加而急剧恶化。而本文通过对PITD方法的稳定性条件和数值色散方程的推导,发现PITD方法可以采用远大于传统FDTD方法中受最大稳定限制的时间步长从而拓宽稳定性条件,并具有比ADI-FDTD方法更好的精度。PITD方法的数值色散误差可以被人为地控制而几乎与时间步长无关。但PITD方法的缺点是必须涉及大型矩阵方程的运算,其矩阵的维数是由空间网格数直接决定,因此该方法会占用大量的内存。本文也提出横向二维技术与精细积分方法相结合形成横向2-D PITD方法,使得在求解导波结构问题时可以缓解叁维方法对内存的要求及避免对大型矩阵求逆的计算。除去对电磁学中计算新方法的研究外,本文也以电路分析的方式对片上全局互连线进行设计和优化。这是因为高速集成电路的发展使得片上全局互连线成为制约整个片上系统性能的瓶颈。集成电路设计也从以晶体管为中心的设计方案转变为以互连线为中心的设计方案。本文从互连线系统性能的各个方面入手,深入分析设计变量对这些性能的影响,并对性能各方面进行权衡折衷,以达到全局互连线系统的综合性能最优化。本文首先以分布式RC模型近似模拟插有多个缓冲器的一般结构的全局互连线,在分析线宽和线间距对RC时延、功耗、带宽等性能的影响后,提出时延-功耗-倒数带宽乘积最小化的优化目标,用以计算不同ITRS技术下最优的全局线宽和线间距,并评估了这种优化在各性能指标上产生的效果。随后本文以分布式RLC模型近似模拟插有多个缓冲器的双边屏蔽结构的全局互连线,在假定信号线与屏蔽线完全相同的情况下,分别分析了信号线宽度、信号线与地线间的间隔对RLC时延、功耗、带宽等性能的影响,提出了倒数时延-带宽乘积最大化的优化目标,用以计算不同ITRS技术下双边屏蔽结构最优的线宽和线间距,并评估了这种优化在各性能指标上产生的效果。本文最后研究了考虑热效应时的RC全局互连线横向尺寸的优化问题。在给出衬底温度模型、连线自热温度模型以及依靠温度的互连线和器件参数模型后,计算了作为顶层全局线宽度和间距函数的芯片温度并分析了线尺寸对温度的影响,以及线尺寸和温度对性能参数的影响。依然定义时延-功耗-倒数带宽积的折衷策略来优化计算不同ITRS技术下的线宽和线间距,并评估了这种优化在衬底和顶层连线温度及各性能指标上产生的效果。(本文来源于《上海交通大学》期刊2008-08-01）
吴春亚,孟志国,李娟,马海英,熊绍珍[10]（2007）在《MIUC poly-Si TFT显示驱动电路的性能优化》一文中研究指出以金属诱导单向横向晶化多晶硅薄膜晶体管(MIUC poly-Si TFT)为基本器件单元,采用2M1P 5μmCMOS工艺研制出适合于作全集成有源显示周边驱动的行扫描和列驱动电路。行扫描和列驱动电路的工作频率随工作电压呈指数式增加,然后趋于线性增长。在外加激励信号电压为10 V时,工作频率可以达5 MHz。在5 V电压应力条件下连续工作15 000 s,行扫描和列驱动电路的输出特性基本不衰退。将这样的行、列驱动电路集成制作于像素矩阵电路的周边,研制出具有良好动态显示功能的彩色"板上系统(SOP)"型有源选址液晶显示器(AMLCD)模块。(本文来源于《光电子.激光》期刊2007年11期）
电路性能优化论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
伴随中国移动通信业务的增长,LTE网络的部署如火如荼的进行着。LTE网络在没有演进到LTE-Advanced之前,国内运营商大多数采用了CSFB电路域回落技术作为LTE语音的解决方案。本文就CSFB电路域回落技术,以本市分公司的应用情况和无线网络优化的具体实际为蓝本,阐述了LTE网络回落到UMTS 3G网络的CSFB应用情况,以及无线网络优化的案例剖析。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
电路性能优化论文参考文献
[1].于超,张迎春.基于LM5085芯片的降压电路设计及其EMC性能优化[J].电源世界.2018
[2].左轶群.CSFB电路域回落技术在LTE网络中的应用和性能优化实践[J].山西电子技术.2016
[3].敖鹏蛟,裴志伟.集成电路生产线EAP监控系统大数据量查询性能优化方法[J].工业控制计算机.2013
[4].邸志雄.HDL代码质量评估方法关键技术研究与电路性能优化[D].西安电子科技大学.2013
[5].王磊.染料敏化太阳电池的电子传输—复合模型与等效电路解析及其性能优化[D].华南理工大学.2013
[6]..Multisim12.0为专业人士提供完整电路性能优化方案并提高电路教学水平[J].工业设计.2012
[7].颜娟.微带线射频继电器等效电路建模与性能优化方法研究[D].哈尔滨工业大学.2011
[8].邵明双,金志斌,杨喜军.基于L4981B的APFC电路设计性能优化[J].现代电子技术.2009
[9].蒋乐乐.高速集成电路互连的时域有限差分方法研究与性能优化[D].上海交通大学.2008
[10].吴春亚,孟志国,李娟,马海英,熊绍珍.MIUCpoly-SiTFT显示驱动电路的性能优化[J].光电子.激光.2007