导读:本文包含了电压摆幅论文开题报告文献综述及选题提纲参考文献，主要关键词:静态随机存取存储器,宽电压,恒定低摆幅,预充电路
电压摆幅论文文献综述
朱吉喆[1]（2018）在《宽电压SRAM恒定低摆幅读电路的研究与设计》一文中研究指出静态随机存取存储器(Static Random-Access Memory,SRAM)是片上系统(System on Chip,SoC)的重要组成模块之一,其读能效对SoC整体指标的意义重大。在先进工艺和低电压下,晶体管的工艺偏差增大,使得SRAM读操作中的存储单元位线放电时间偏差和灵敏放大器使能信号使能时间偏差均增大,位线摆幅因此增大且读延时和读能耗增加,这导致在宽电压设计中需要为读操作预留足够的裕度。因此,宽电压SRAM低摆幅读电路需要新的设计方案。本文的主要工作包括:(1)总结了传统SRAM低摆幅读方案、消除灵敏放大器使能信号的SRAM低摆幅读方案和降低位线预充电电压的SRAM低摆幅读方案,分析表明第叁种读方案能够以较简洁有效的方式解决宽电压SRAM读操作所面临的挑战;(2)设计了位线分级结构的读缓冲电路;(3)分析了电压型差分灵敏放大器的失调电压模型,论证了宽电压SRAM全局位线恒定低摆幅读方案的合理性,并通过改变传输管的类型改进设计了灵敏放大器;(4)基于晶体管的阈值特性和电荷共享原理,分别设计了两种不同控制逻辑(组合逻辑和电容)的宽电压恒定低电平预充电路并建立模型,仿真结果表明,上述两种预充电路在宽电压范围内分别将全局位线预充到126mV和133mV左右,最后本文将电荷共享的组合逻辑预充电路应用于宽电压SRAM恒定低摆幅读电路中。基于TSMC 28nm工艺,本文设计并物理实现了容量为8Kb的宽电压SRAM恒定低摆幅读电路。后仿真结果表明,低电压0.6V时,本文读电路的读延时和读能耗分别为3ns和1.79pJ,相比于传统SRAM读电路分别降低了44%和49%;常规电压0.9V时,本文读电路的读延时和读能耗分别为543ps和5.88pJ,相比于传统SRAM读电路分别降低了15%和26%;且当综合考虑面积、性能和能耗时,本文读电路优于同等条件下复现的近年发表文献中读电路的后仿真结果。(本文来源于《东南大学》期刊2018-06-11）
李立,王小东[2]（2016）在《降低CCD转移驱动电压摆幅仿真技术研究》一文中研究指出降低CCD的转移驱动电压摆幅对于减小器件的功耗有着积极的作用。通过对CCD电荷转移过程的原理进行分析,建立了CCD转移驱动电压摆幅的仿真模型,并从势垒注入、多晶硅电极间隙、栅介质层厚度等方面进行了仿真分析,找出了影响CCD转移驱动电压摆幅的关键因素,同时利用该模型得到了降低CCD转移驱动电压摆幅的优化条件。最后采用仿真结果进行了流片验证,CCD的驱动电压摆幅由原来的7V降低到了4V,验证了仿真结果的有效性。(本文来源于《半导体光电》期刊2016年05期）
赵勇兵,张韵,程哲,黄宇亮,张连[3]（2016）在《具有高阈值电压和大栅压摆幅的常关型槽栅AlGaN/GaN金属氧化物半导体高电子迁移率晶体管（英文）》一文中研究指出介绍了一种具有高阈值电压和大栅压摆幅的常关型槽栅AlGaN/GaN金属氧化物半导体高电子迁移率晶体管。采用原子层淀积(ALD)方法实现Al_2O_3栅介质的沉积。槽栅常关型AlGaN/GaN MOS-HEMT的栅长(Lg)为2μm,栅宽(Wg)为0.9 mm(0.45 mm×2),栅极和源极(Lgs)之间的距离为5μm,栅极和漏极(Lgd)之间的距离为10μm。在栅压为-20 V时,槽栅常关型AlGaN/GaN MOS-HEMT的栅漏电仅为0.65 nA。在栅压为+12 V时,槽栅常关型AlGaN/GaN MOS-HEMT的栅漏电为225 nA。器件的栅压摆幅为-20~+12V。在栅压V_(gs)=+10 V时,槽栅常关型AlGaN/GaN MOS-HEMT电流和饱和电流密度分别达到了98 mA和108 mA/mm(Wg=0.9 mm),特征导通电阻为4 mΩ·cm2。槽栅常关型AlGaN/GaN MOS-HEMT的阈值电压为+4.6 V,开启与关断电流比达到了5×108。当V_(ds)=7 V时,器件的峰值跨导为42 mS/mm(Wg=0.9 mm,V_(gs)=+10 V)。在V_(gs)=0 V时,栅漏间距为10μm的槽栅常关型AlGaN/GaN MOS-HEMT的关断击穿电压为450 V,关断泄露电流为0.025 mA/mm。(本文来源于《发光学报》期刊2016年06期）
戚玉华,何如龙[4]（2016）在《基于输出电压摆幅提高的超低相位噪声电压控制振荡器设计》一文中研究指出提出了一种新型的超低相位噪声电压控制振荡器(Voltage contral oscillator,VCO)结构,该结构能够在不增加额外电感、不增大芯片面积的前提下,实现输出电压摆幅的大幅度提高,使得摆幅可以高于供电电压且低于地电位,进而改进VCO的相位噪声。采用TSMC 0.13μm CMOS工艺对该VCO进行设计。芯片测试结果表明,该VCO的振荡频率为5.5~6.2 GHz,在5.8 GHz振荡频率处,相位噪声达到-126.26 d Bc/Hz@1 MHz,消耗的功耗为2.5 m W。归一化FOM指标达到-197.5d Bc/Hz。(本文来源于《科学技术与工程》期刊2016年11期）
陈玉虎,周玉梅,张锋[5]（2015）在《一款阻抗自校正5Gbit/s大摆幅电压模发送器》一文中研究指出研究并设计了一款5 Gbit/s大摆幅电压模发送器,输出信号差分眼图高度可达1.2 V。工作在1.2 V电压下的输出驱动器由28个相同的子驱动器并联而成,且每个子驱动器都包含权重按照二进制关系递增的4个驱动单元,从而实现了去加重控制与阻抗校正相互独立。为了使输出驱动器的阻抗与传输线的特征阻抗匹配,提出了一种数模混合负反馈环路的阻抗自校正电路,对上拉和下拉部分电阻分别进行校正,实现了5%的校正精度和±40%的校正范围,且回波损耗(S11)在10 GHz时小于-15 d B。设计采用55 nm CMOS工艺流片,面积为320μm×255μm。数据率为5 Gbit/s时,功耗为51.81 m W,总的输出抖动为4.3 ps。(本文来源于《半导体技术》期刊2015年05期）
哈继欣,高玉竹[6]（2012）在《用于多电压域设计的双向全摆幅电平转换器》一文中研究指出提出了一种无静态漏电流的高性能电平转换器.与现有的电平转换器不同,此设计能够在无静态功耗的情况下,将阈值电压转换为全摆幅输出,只要输入电平高于输出端电压域的NMOS的阈值电压即可正常工作,并且具有更短的传播延时和更低的动态功耗.此设计具有通用性,其电平转换范围仅受限于半导体工艺.针对40 nm工艺实现了该电平转换器电路,并且用SPICE模型进行了仿真.仿真结果显示:该电平转换器能够在无静态功耗的情况下,将0.9 V的输入电平转换为输出端电压域的工作电平1.8 V,传播延时仅为200 ps.(本文来源于《上海师范大学学报(自然科学版)》期刊2012年05期）
潘学文[7]（2011）在《一种高性能低电压全摆幅CMOS运放设计》一文中研究指出采用CMOS 0.5μm工艺设计了一种低电压全摆幅CMOS运算放大器,提出了一种新颖简单的电平偏移电路,为运放的输入级提供了良好的电平位移,当电源电压降至或者小于N型与P型管阈值电压之和时,也能使的运放在任何共模输入电压下可以正常工作,实现了输入级的Rail-to-Rail特性和恒跨导。采用Hspice软件仿真,在1.3v单电源供电下,直流开环增益达106.5dB,相位裕度为72°,功耗178.8μW。整个电路结构简单紧凑.适合于低电压应用。(本文来源于《湖南科技学院学报》期刊2011年08期）
潘学文,周继承,郑旭强[8]（2010）在《一种基于电平位移电路的低电压全摆幅CMOS运放》一文中研究指出为解决阈值电压对电源电压和输入信号的受限问题,提出一种实用的电平位移电路,为运放的输入级提供良好的电平位移。采用互补金属氧化物半导体(CMOS)0.5μm工艺设计的低电压全摆幅CMOS运算放大器,中间级采用适合低电压工作的低压宽摆幅共源共栅结构,输出级采用传统的Class A类得到轨至轨的输出。采用Hspice软件对所设计的电路进行仿真。研究结果表明:当电源电压降至或者小于NMOS与PMOS的阈值电压之和时,在任何共模输入电压下,该运放都能正常工作,实现输入级的全摆幅和恒跨导;在1.3 V单电源供电情形下直流开环增益达106.5 dB,单位增益带宽为2.3 MHz,功耗178.8μW。电路结构简单紧凑,具有实用的电平位移功能,适合于低电压应用。(本文来源于《中南大学学报(自然科学版)》期刊2010年04期）
蒋宇俊,陈东坡[9]（2009）在《一种大电压输出摆幅低电流失配电荷泵的设计》一文中研究指出在分析了基本锁相环电荷泵工作机制的基础上,提出一种新型的电荷泵结构,该电荷泵在非常宽的电压范围内具有很低的电流失配,解决了传统电荷泵结构所具有的电荷注入、时钟馈通和电荷共享等问题,并且非常容易实现电荷泵充放电电流的数字控制。基于SMIC 0.18μm CMOSRF工艺库设计的实际电路,使用Cadence工具仿真结果表明,在电源电压2.0 V时,输出电压为0.3~1.63 V,充放电电流最大失配率小于0.1%,电流绝对值偏移率小于0.6%,说明这种新型电荷泵结构具有良好的性能。(本文来源于《现代电子技术》期刊2009年05期）
盛权为,陈实,谢长焱[10]（2006）在《一种低电压、全摆幅、恒跨导CMOS运算放大器》一文中研究指出本文给出了一种常用两级低电压CMOS运算放大器的输入级、中间增益级及输出级的原理电路图及它们的主要工作特性。输入级采用了NMOS管和PMOS管并联的互补差分输入对结构,使输入共模电压范围达到全摆幅(rail-to-rail),并采用了成比例的电流镜技术以实现输入级跨导的恒定;中间增益级采用了适合低电压工作的低压宽摆幅共源共栅结构的电流镜负载,提高了输出电阻,进而提高了增益,同时更好的实现了全摆幅特性;输出级采用了高效率的推挽共源极功率放大器,使输出电压摆幅基本上可以达到rail-to-rail;为了保证运放的稳定性与精确性,其基准电流源是采有一个带电流镜负载的差分放大器;为防止运放产生振荡,采用了带调零电阻的密勒补偿技术对运放进行频率补偿。用Hspice软件仿真(因篇幅有限从略)表明了运放较好地达到了设计要求。(本文来源于《长沙医学院学报》期刊2006年02期）
电压摆幅论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
降低CCD的转移驱动电压摆幅对于减小器件的功耗有着积极的作用。通过对CCD电荷转移过程的原理进行分析,建立了CCD转移驱动电压摆幅的仿真模型,并从势垒注入、多晶硅电极间隙、栅介质层厚度等方面进行了仿真分析,找出了影响CCD转移驱动电压摆幅的关键因素,同时利用该模型得到了降低CCD转移驱动电压摆幅的优化条件。最后采用仿真结果进行了流片验证,CCD的驱动电压摆幅由原来的7V降低到了4V,验证了仿真结果的有效性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
电压摆幅论文参考文献
[1].朱吉喆.宽电压SRAM恒定低摆幅读电路的研究与设计[D].东南大学.2018
[2].李立,王小东.降低CCD转移驱动电压摆幅仿真技术研究[J].半导体光电.2016
[3].赵勇兵,张韵,程哲,黄宇亮,张连.具有高阈值电压和大栅压摆幅的常关型槽栅AlGaN/GaN金属氧化物半导体高电子迁移率晶体管（英文）[J].发光学报.2016
[4].戚玉华,何如龙.基于输出电压摆幅提高的超低相位噪声电压控制振荡器设计[J].科学技术与工程.2016
[5].陈玉虎,周玉梅,张锋.一款阻抗自校正5Gbit/s大摆幅电压模发送器[J].半导体技术.2015
[6].哈继欣,高玉竹.用于多电压域设计的双向全摆幅电平转换器[J].上海师范大学学报(自然科学版).2012
[7].潘学文.一种高性能低电压全摆幅CMOS运放设计[J].湖南科技学院学报.2011
[8].潘学文,周继承,郑旭强.一种基于电平位移电路的低电压全摆幅CMOS运放[J].中南大学学报(自然科学版).2010
[9].蒋宇俊,陈东坡.一种大电压输出摆幅低电流失配电荷泵的设计[J].现代电子技术.2009
[10].盛权为,陈实,谢长焱.一种低电压、全摆幅、恒跨导CMOS运算放大器[J].长沙医学院学报.2006