导读:本文包含了实序列论文开题报告文献综述及选题提纲参考文献，主要关键词:信道化,并行,快速傅里叶变换,现场可编程逻辑门阵列
实序列论文文献综述
钟强,刘云学,刘鹏飞,秦绪栋,王娟娟[1]（2016）在《基于FPGA的并行实序列FFT算法研究与实现》一文中研究指出快速傅里叶变换(FFT)算法的优劣直接影响信道化接收机的性能.文章围绕信道化接收机中的FFT模块进行研究,提出了一种可以对数据进行并行处理的FFT算法.并根据实际工程应用要求,将目前普遍采用的复序列运算改为实序列运算.文章以MATLAB软件进行理论运算,在现场可编程逻辑门阵列(FPGA)芯片环境下用Model Sim软件进行逻辑功能仿真,两者结果进行比较后表明,文中设计的算法结果正确,逻辑资源利用率高,完全符合要求.(本文来源于《烟台大学学报(自然科学与工程版)》期刊2016年04期）
马威[2]（2013）在《适用于G.hn标准中电力线信道的实序列FFT处理器的设计与实现》一文中研究指出G.hn是国际电信联盟(ITU)为正在高速发展的有线互联的家庭网络制定的标准,该标准同时支持电话线、同轴电缆和电力线叁种传输介质,而电力线是其中最为复杂的介质。其物理层的传输速率理论上可达1Gbit/s,预期将成为新时期家庭网络有线互联技术的基础。G.hn标准采用OFDM调制技术,而快速傅里叶变换(FFT)是该技术的核心。因此在本论文中,我们创新设计了一个具有高处理速度、高吞吐率、高集成度、高灵活性、高精度和接口简单标准化等优点的,适用于G.hn标准中电力线信道的实序列FFT处理器。具体地说,本论文主要完成了以下叁个方面的创新工作：第一,本论文研究了电力线信道的特性,并搭建了一个具有频率选择性、显着衰减并且随时间变化的电力线信道模型,用于FFT算法仿真与误差分析。第二,本论文研究了FFT的Radix-2/4/8算法,比较了各种算法的优缺点,选择了Radix-4作为FFT处理器的基本算法。利用实序列FFT算法的周期性和对称性,提出了一种创新算法,可以使运算量减少近一半,大大提高运算效率和处理速度。接着,为提高处理器的运算精度和减少硬件面积,采用Stage-based块浮点(BFP)算法用于IFFT/FFT数据的存储和运算。最后,使用Matlab对Radix-4BFP FFT算法进行仿真,对不同的定点方案做误差分析,最终找到了输入输出数据和旋转因子的最佳精度要求。第叁,本论文研究了FFT处理器现有的架构,透彻分析了流水线式和存储器式两种架构的优缺点,设计了适用于G.hn标准OFDM系统的,基于乒乓RAM、流水线的实序列块浮点FFT处理器架构,结合了流水线式和存储器式两种架构的优点,使得本论文设计的FFT处理器具有高处理速度和高吞吐率的优点。接着,基于以上算法原理及架构.使用硬件描述语言Verilog,完成了FFT处理器的电路设计,并使用可重用的VMM架构进行了功能验证,提高了验证效率。最后采用TSMC0.18um1P6M工艺进行实现,面积约为6.3mm2,该处理器最高工作频率可达383MHz,即本论文设计的FFT处理器完全满足G.hn系统的要求。(本文来源于《华南理工大学》期刊2013-06-01）
张怀巍,凌青,高玉章[3]（2012）在《基于区实序列变换的航迹关联算法》一文中研究指出针对时变系统条件下的航迹关联问题,提出一种基于区实序列变换的关联算法。首先,利用线性最优化的方法,将上报航迹的不确定性描述为区间灰色序列;再在区实序列变换的基础上,利用实数序列间的灰关联度加权融合描述不同雷达上报航迹的关联相似度,通过判决给出关联结论。仿真结果显示了算法的有效性以及良好的抗差性能。(本文来源于《海军航空工程学院学报》期刊2012年05期）
赵鸿图,陈书平,吴尧辉[4]（2012）在《实序列FFT算法的存储单元图解析方法》一文中研究指出为了正确有效地开发实序列FFT的汇编语言程序,提出了以存储单元图的方式解析实序列FFT算法的方法。首先推导了由复序列FFT的实虚部计算实序列FFT的实虚部的公式,指出了计算复序列FFT所包括的级别、蝶组、蝶形叁层循环,所涉及的正弦量的计算与存储方式,以及复序列FFT转化为实序列FFT的步骤等。在此基础上利用存储单元图在TMS320C54X汇编语言环境下详细解析了实序列FFT的实虚部计算公式。设计了复序列FFT的实虚部计算的第一级、第二级、第叁级到最后级的存储单元图,由复序列FFT的实虚部计算其共轭对称与反对称部分的实虚部的存储单元图,以及由此计算实序列FFT的存储单元图。CCS3.3环境下的仿真结果验证了该解析方法的正确性。(本文来源于《计算机工程与设计》期刊2012年08期）
鲍华,王昊[5]（2012）在《一种实序列FFT算法改进及其在DSP上的实现》一文中研究指出FFT是数字信号处理最重要的算法之一,论文分析了常规的2N点按时间抽选的实序列FFT运算的基本原理,介绍了一种改进的算法,算法将奇数序列和偶数序列部分开计算,并提取旋转因子的公因子,大大减少了计算过程中的加法和乘法的个数和旋转因子的引用次数,并在实际的DSP平台上进行了实现,实验数据表明,该算法在运算效率和复杂度上都较传统FFT算法有较大的改进。(本文来源于《中国集成电路》期刊2012年04期）
武晓春[6]（2010）在《实序列的FFT算法及应用》一文中研究指出FFT是数字信号处理中最重要的算法,在研究了实序列的FFT的特点之后,推导了两种高效的实序列的FFT的算法,并将其应用于相关函数的测量,使其分析速度得到显着提高。(本文来源于《自动化与仪器仪表》期刊2010年05期）
李刚,高峰,林凌[7]（2009）在《实序列并行IFFT在Blackfin DSP上的实现》一文中研究指出针对DSP上常用的实序列IFFT算法运算速度慢的缺陷,采用两行实序列合并为一行复序列进行IFFT运算的方法编制了在Blackfin系列DSP上进行实序列基-2 IFFT运算的程序。实验表明,结合DSP指令的并行性及硬件并行结构的软件设计提高了运算速度,完成两行512点实序列的IFFT运算只需要11864个时钟周期,为原来方法所需时间的一半。该方法应用于基于BF561的并行频域OCT图像处理系统中,满足系统实时处理的要求。(本文来源于《电子技术应用》期刊2009年02期）
邓宏贵,郭晟伟[8]（2009）在《利用对称性加速实序列FFT的方法及其FPGA实现》一文中研究指出针对工程实践中傅里叶变换的输入序列一般为实序列的情况,充分利用FFT(快速傅里叶变换)奇偶虚实的对称性质,提出了一种实序列FFT的加速算法。将2N点的实序列DFT转换为N点的复序列DFT,并行计算使运算量明显减少;并给出了基于FPGA的硬件实现方法。(本文来源于《计算机应用研究》期刊2009年01期）
范安东[9]（2008）在《同时计算实序列的DFT和实序列的DFT的IDFT的新公式》一文中研究指出通过对离散傅里叶变换(DFT)的一些性质的分析,利用DFT的对称性和将一个复序列分解为4个奇偶序列之和的方法,改正了Gunther关于直接计算双实序列的DFT和实序列的DFT和逆离散傅里叶变换(IDFT)的公式中的少数错误,给出了新的同时计算实序列的DFT和实序列的DFT的IDFT的直接公式,并给出了证明.(本文来源于《上海交通大学学报》期刊2008年12期）
陈飞,岳宁,吴林峰[10]（2008）在《一种实序列FFT新算法与C语言实现》一文中研究指出实际中需做快速傅里叶变换(FFT)的多为实序列数据,而其变换算法都是以复数序列作为输入。文中利用频域的性质,将实序列数据变换为复数序列,再进行FFT变换,以提高FFT对于实序列输入的变换效率,最后用C语言实现该算法并与传统算法进行实验对比,从结果可看到优化后效率提高很多。(本文来源于《信息与电子工程》期刊2008年06期）
实序列论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
G.hn是国际电信联盟(ITU)为正在高速发展的有线互联的家庭网络制定的标准,该标准同时支持电话线、同轴电缆和电力线叁种传输介质,而电力线是其中最为复杂的介质。其物理层的传输速率理论上可达1Gbit/s,预期将成为新时期家庭网络有线互联技术的基础。G.hn标准采用OFDM调制技术,而快速傅里叶变换(FFT)是该技术的核心。因此在本论文中,我们创新设计了一个具有高处理速度、高吞吐率、高集成度、高灵活性、高精度和接口简单标准化等优点的,适用于G.hn标准中电力线信道的实序列FFT处理器。具体地说,本论文主要完成了以下叁个方面的创新工作：第一,本论文研究了电力线信道的特性,并搭建了一个具有频率选择性、显着衰减并且随时间变化的电力线信道模型,用于FFT算法仿真与误差分析。第二,本论文研究了FFT的Radix-2/4/8算法,比较了各种算法的优缺点,选择了Radix-4作为FFT处理器的基本算法。利用实序列FFT算法的周期性和对称性,提出了一种创新算法,可以使运算量减少近一半,大大提高运算效率和处理速度。接着,为提高处理器的运算精度和减少硬件面积,采用Stage-based块浮点(BFP)算法用于IFFT/FFT数据的存储和运算。最后,使用Matlab对Radix-4BFP FFT算法进行仿真,对不同的定点方案做误差分析,最终找到了输入输出数据和旋转因子的最佳精度要求。第叁,本论文研究了FFT处理器现有的架构,透彻分析了流水线式和存储器式两种架构的优缺点,设计了适用于G.hn标准OFDM系统的,基于乒乓RAM、流水线的实序列块浮点FFT处理器架构,结合了流水线式和存储器式两种架构的优点,使得本论文设计的FFT处理器具有高处理速度和高吞吐率的优点。接着,基于以上算法原理及架构.使用硬件描述语言Verilog,完成了FFT处理器的电路设计,并使用可重用的VMM架构进行了功能验证,提高了验证效率。最后采用TSMC0.18um1P6M工艺进行实现,面积约为6.3mm2,该处理器最高工作频率可达383MHz,即本论文设计的FFT处理器完全满足G.hn系统的要求。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
实序列论文参考文献
[1].钟强,刘云学,刘鹏飞,秦绪栋,王娟娟.基于FPGA的并行实序列FFT算法研究与实现[J].烟台大学学报(自然科学与工程版).2016
[2].马威.适用于G.hn标准中电力线信道的实序列FFT处理器的设计与实现[D].华南理工大学.2013
[3].张怀巍,凌青,高玉章.基于区实序列变换的航迹关联算法[J].海军航空工程学院学报.2012
[4].赵鸿图,陈书平,吴尧辉.实序列FFT算法的存储单元图解析方法[J].计算机工程与设计.2012
[5].鲍华,王昊.一种实序列FFT算法改进及其在DSP上的实现[J].中国集成电路.2012
[6].武晓春.实序列的FFT算法及应用[J].自动化与仪器仪表.2010
[7].李刚,高峰,林凌.实序列并行IFFT在BlackfinDSP上的实现[J].电子技术应用.2009
[8].邓宏贵,郭晟伟.利用对称性加速实序列FFT的方法及其FPGA实现[J].计算机应用研究.2009
[9].范安东.同时计算实序列的DFT和实序列的DFT的IDFT的新公式[J].上海交通大学学报.2008
[10].陈飞,岳宁,吴林峰.一种实序列FFT新算法与C语言实现[J].信息与电子工程.2008
标签：信道化; 并行; 快速傅里叶变换; 现场可编程逻辑门阵列;