导读:本文包含了线延迟论文开题报告文献综述及选题提纲参考文献，主要关键词:故障诊断,本地同步全局异步,互连线延迟,片上网络
线延迟论文文献综述
姜书艳,罗刚,夏登明,李琦,宋国明[1]（2016）在《片上网络互连线延迟故障测试方法研究》一文中研究指出基于GALS结构的NoC节点间通常拥有较长的互连线,并且采用异步方式进行通信,对延迟匹配的要求较高。该文提出了一种内建自测试方法,完成跨时钟域互连链路的延迟测试问题。针对该方法完成了相应的测试电路以及测试矢量生成模块的设计与仿真,并在FPGA中实现该电路以验证测试电路的功能和性能。仿真与硬件验证结果都表明,所设计的测试电路以及ATPG模块能够实现NoC互连线延迟故障诊断的功能;该文的延迟故障诊断方法能够快速准确地发现互连线上存在的延迟故障。(本文来源于《电子科技大学学报》期刊2016年04期）
Shou-biao,TAN,Wen-juan,LU,Chun-yu,PENG,Zheng-ping,LI,You-wu,TAO[2]（2015）在《用于低电压下SRAM灵敏放大器工艺变化鲁棒性时序的多级双复制位线延迟技术（英文）》一文中研究指出目的:针对低电压下传统SRAM灵敏放大器控制时序受工艺、温度变化而引起的较大的控制时序的波动,设计一种基于多级双复制位线延迟技术的控制时序产生电路。创新点:同时采用多级和双复制位线技术,充分发挥两者在降低控制时序变化方面的优点,取得整体上的改进。方法:首先,分析现有复制位线延迟技术,从统计学角度对各技术之间的关系进行分析,进而提出一种基于多级双复制位线延迟技术的控制时序产生电路(图5)。然后,针对所提电路与现有技术在最差条件下进行蒙特卡洛仿真对比,得出所提技术在最差工作条件下,与现有技术相比具有更好的鲁棒性(图8)。最后在电压、工艺角以及温度分别变化时,对所提电路设计与现有的电路进行性能对比,得出在工艺、电压及温度变化时,所提电路具有更好的稳定性(图9-11)。结论:针对低电压SRAM灵敏放大器控制时序在工艺、电压以及温度变化产生的波动,提出一种多级双复制位线延迟技术,实现进一步降低灵敏放大器控制时序波动的效果。(本文来源于《Frontiers of Information Technology & Electronic Engineering》期刊2015年08期）
李仁发,徐实,赵振宇,王耀,刘畅[3]（2015）在《基于深亚微米工艺长互连线延迟优化的设计方法研究》一文中研究指出随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物理设计的长线互连优化方法,即优化关键单元的布局,并选取、增、减repeater来优化时序.本方法根据单元间的位置测定单元间距,指导设计中需要插入的repeater位置及数量.长互连延迟的优化效果与所使用的单元、插入单元的间距、选用的线宽等影响因素有密切关系.28nm工艺下,在间距200μm~250μm时插入8倍驱动(×8)规格的反相器(缓冲器)时效果最好.其次,将互连线上的缓冲器换成反相器,互连延迟能降低10%.第叁,使用更宽的走线能使长互连线延时再降低20~30ps.(本文来源于《湖南大学学报(自然科学版)》期刊2015年04期）
叶亚东,吴秀龙,蔺智挺[4]（2015）在《一种优化低电压SRAM灵敏放大器时序的4T双复制位线延迟技术》一文中研究指出提出一种减少SRAM存取时间的4T双复制位线延迟技术.该技术主要降低灵敏放大器使能信号的时序变化.该设计通过增加另外一根复制位线并提出一种新的4T复制单元,以优化低电压SRAM灵敏放大器的时序.TSMC 65nm工艺仿真结果表明,在0.6V电源电压下,与传统复制位线设计相比,该技术的灵敏放大器使能信号时序的标准偏差降低30.8%,其读周期减少12.3%.除此之外,由于4T复制单元的MOS管数与传统复制单元相比降低1/3,减小了整体面积开销.(本文来源于《微电子学与计算机》期刊2015年03期）
夏登明[5]（2013）在《片上网络互连线延迟故障测试》一文中研究指出随着技术的进步，集成电路的制造业已经进入超深亚微米(Ultra DeepSub-Micro，UDSM)时代。半导体器件特征尺寸不断缩小，单个芯片上所能集成的功能模块越来越多，而传统的基于总线结构的片上通信方式面临着功耗、性能、时延和可靠性等诸多方面的问题，已经逐渐不能满足片上多模块间通信的需要。在这种背景下，人们试图将通信网络的思想运用到芯片通信结构的设计上，以克服总线结构的不足，片上网络（Network on Chip， NoC）应运而生。工艺的进步使得对芯片的测试越来越困难，而NoC与传统的片上系统(Systemon Chip，SoC)在结构上存在较大差异，SoC的测试方法不能很好的完成NoC的测试任务，因此，亟需对NoC的测试技术进行深入研究。本论文首先介绍了NoC的发展背景，通过对NoC节点间的通信方式研究，完成了以下工作：1、NoC互连线延迟故障分析。随着器件特征尺寸的不断缩小，互连线的延迟成为片上延迟的主要方面。本论文详细介绍了片上延迟的来源，分析了延迟故障产生的原因，并据此建立了NoC互连线延迟故障模型。2、NoC互连线延迟故障诊断。根据所提出的故障模型，提出了一种内建自测试（Built in Self-Test，BIST）方法，对NoC互连线延迟故障进行诊断，并完成了测试电路以及测试矢量生成（Automatic Test Pattern Generation，ATPG）模块的设计工作。3、NoC延迟故障测试仿真。利用Verilog HDL语言，编写代码对测试电路以及ATPG模块进行寄存器传输级（Register Transfer Level，RTL）建模，并利用MentorModelsim软件对电路进行行为仿真，对电路的功能进行验证。4、NoC延迟故障测试硬件验证。利用Xilinx ISE软件将测试电路及ATPG的RTL级代码进行综合实现并生成FPGA的配置文件，下载到FPGA开发板中运行，对论文中所提出的测试电路及测试方法的功能及性能做进一步验证。仿真与硬件验证结果都表明，本文所设计的测试电路以及ATPG模块能够正确工作，实现NoC互连线延迟故障诊断的功能；所提出的延迟故障诊断方法能够快速准确地发现互连线上存在的延迟故障。(本文来源于《电子科技大学》期刊2013-05-26）
黄涌,辛耀平,钟昌锦,李秋平[6]（2012）在《基于TDC的光纤延迟线延迟时间的测试技术》一文中研究指出介绍了一种可靠的光纤延迟线延迟时间的测试方法,主要采用脉冲激光器,光纤分路器,高速探测器(FastPhoto Detector),TDC(Time to Digital Converter)等核心元件,能够测量最大范围0～65μs,最高精度10 ps的光纤延迟线的延迟时间。(本文来源于《广西通信技术》期刊2012年03期）
姚瑶,张萧,胡江,延波[7]（2012）在《Ka波段LTCC叁维带状线延迟线》一文中研究指出首次采用低温共烧陶瓷(LTCC)技术的设计出频率在34.2 GHz时相位延迟为32λg和1λg的带状线延迟线。延迟线具有低插损、低色散的特性。由于LTCC独特的工艺特点,实现结构的小型化和结构紧凑性。文中设计的32λg和1λg延迟线的尺寸分别为7×5×3 mm3和2×1.5×3 mm3。最终仿真结果也证明该方案的优越性:对于32λg延迟线,在34.2GHz时插入损耗为3.39dB,在34.1-34.3GHz频段内插损优于5.068dB,驻波小于2.1;1λg延迟线,在中心频率34.2GHz插入损耗为0.316dB,34.1-34.3GHz频段上优于0.317dB,驻波小于1.25。(本文来源于《微波学报》期刊2012年S2期）
孙聪颖[8]（2011）在《LG在华8.5代液晶线延迟开工》一文中研究指出商报讯（ 孙聪颖）京东方和华星光电的两大8.5代液晶线先后投产的同时，LG在广州投资的8.5代液晶面板生产线却迟迟没有动静。昨日，向项目相关参股方确认此项目已经推迟，至于何时开工没有明确的时间表。 近日有韩国媒体报道， LG Displ(本文来源于《北京商报》期刊2011-08-25）
钟波[9]（2010）在《考虑温度的纳米级互连线延迟和功耗研究》一文中研究指出随着集成电路的特征尺寸进入纳米级,互连线所带来的问题已经成为其发展最大障碍。首先,纳米级的互连线延时和门延时已经在同一个量级。其次,纳米级集成电路金属互连线的动态功耗密度已经变得很大。芯片内部的温度分布已经变得非常不均匀,不均匀的温度分布会带来互连线延时和功耗的再分布。本文首先研究和概括了纳米级互连线延时和几种延时优化技术,分析了集成电路中的功耗组成和热扩散方程,得到了芯片中温度分布的计算方法。基于互连网络的RLCπ形等效模型,考虑了电感的屏蔽作用和非理想的阶跃激励,本文提出了互连线网络在斜阶跃激励下的焦耳热功耗解析模型,该模型极大的简化了互连网络中响应电流和功耗计算,并基于纳米CMOS工艺的互连参数对所提出的解析模型进行了验证,结果证明误差小于3%,适合应用于大规模互连网络中的功耗估算和热分析。其次,基于集总式RC树形功耗模型,本文考虑了非均匀温度分布对互连线电阻影响,提出了一种新的分布式互连线延时和动态功耗解析模型,解决了集总式模型不能表征非均匀温度变化带来的电阻变化的问题,并计算了一次非理想的激励冲激下整个互连模型消耗的总能量。验证结果证明,相同情况下,互连线的功耗并没有随着特征尺寸的缩小而降低,考虑温度比不考虑温度情况下互连线功耗约相差15%。(本文来源于《西安电子科技大学》期刊2010-01-01）
郭小丹,方捻,罗璠,黄肇明[10]（2008）在《一种双线延迟反馈系统的相位混沌特性》一文中研究指出通过计算混沌信号的特征参数,研究了不同参数下法布里-珀罗腔呈现混沌特性时的相位变化,发现其与强度变化一样具有混沌特性。提出了基于此种系统的双线延迟反馈结构,推导了该系统的动力学微分方程,计算其输出相位的lyapunov指数与功率谱,结果表明该系统的相位输出具有混沌特性,同时其维数相比单线延迟反馈系统有明显提高。这说明双线延迟反馈系统继承了原系统的相位混沌特性,并且提高了混沌复杂度,是一种产生高维相位混沌的有效途径。(本文来源于《微计算机信息》期刊2008年36期）
线延迟论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
目的:针对低电压下传统SRAM灵敏放大器控制时序受工艺、温度变化而引起的较大的控制时序的波动,设计一种基于多级双复制位线延迟技术的控制时序产生电路。创新点:同时采用多级和双复制位线技术,充分发挥两者在降低控制时序变化方面的优点,取得整体上的改进。方法:首先,分析现有复制位线延迟技术,从统计学角度对各技术之间的关系进行分析,进而提出一种基于多级双复制位线延迟技术的控制时序产生电路(图5)。然后,针对所提电路与现有技术在最差条件下进行蒙特卡洛仿真对比,得出所提技术在最差工作条件下,与现有技术相比具有更好的鲁棒性(图8)。最后在电压、工艺角以及温度分别变化时,对所提电路设计与现有的电路进行性能对比,得出在工艺、电压及温度变化时,所提电路具有更好的稳定性(图9-11)。结论:针对低电压SRAM灵敏放大器控制时序在工艺、电压以及温度变化产生的波动,提出一种多级双复制位线延迟技术,实现进一步降低灵敏放大器控制时序波动的效果。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
线延迟论文参考文献
[1].姜书艳,罗刚,夏登明,李琦,宋国明.片上网络互连线延迟故障测试方法研究[J].电子科技大学学报.2016
[2].Shou-biao,TAN,Wen-juan,LU,Chun-yu,PENG,Zheng-ping,LI,You-wu,TAO.用于低电压下SRAM灵敏放大器工艺变化鲁棒性时序的多级双复制位线延迟技术（英文）[J].FrontiersofInformationTechnology&ElectronicEngineering.2015
[3].李仁发,徐实,赵振宇,王耀,刘畅.基于深亚微米工艺长互连线延迟优化的设计方法研究[J].湖南大学学报(自然科学版).2015
[4].叶亚东,吴秀龙,蔺智挺.一种优化低电压SRAM灵敏放大器时序的4T双复制位线延迟技术[J].微电子学与计算机.2015
[5].夏登明.片上网络互连线延迟故障测试[D].电子科技大学.2013
[6].黄涌,辛耀平,钟昌锦,李秋平.基于TDC的光纤延迟线延迟时间的测试技术[J].广西通信技术.2012
[7].姚瑶,张萧,胡江,延波.Ka波段LTCC叁维带状线延迟线[J].微波学报.2012
[8].孙聪颖.LG在华8.5代液晶线延迟开工[N].北京商报.2011
[9].钟波.考虑温度的纳米级互连线延迟和功耗研究[D].西安电子科技大学.2010
[10].郭小丹,方捻,罗璠,黄肇明.一种双线延迟反馈系统的相位混沌特性[J].微计算机信息.2008