导读:本文包含了缓存结构论文开题报告文献综述及选题提纲参考文献，主要关键词:网络隔离,SoC芯片,高速缓存,芯片结构
缓存结构论文文献综述
谷会涛,孙懿峰[1]（2019）在《一种基于高速交换缓存的网络隔离SoC芯片结构研究》一文中研究指出随着网络技术的快速发展,网络安全威胁日益严重。网络隔离技术广泛应用于工业控制等类型内部网络的安全防护应用中。本文介绍了网络隔离技术基本原理和技术发展,给出了当前典型网络隔离技术的组成和实现方式,提出了一种基于高速交换缓存的网络隔离SoC芯片结构,最后分析评估了该硬件结构的设计约束和性能。(本文来源于《网络安全技术与应用》期刊2019年11期）
刘伟,魏志刚,杜薇,曹广义,王伟[2]（2018）在《近阈值电压下可容错的末级缓存结构设计》一文中研究指出近阈值电压技术通过降低晶体管的电源电压来降低芯片能耗和提升能效。但是,近阈值电压技术会在Cache中引起大量位错误,严重影响末级缓存的功能。针对近阈值电压下超过1%的位错误率造成的Cache故障问题,该文提出一种基于传统6T SRAM单元的可容错的末级缓存结构(FTLLC)。该策略对缓存条目中的错误进行了低错纠正和多错压缩,提高了Cache中数据保存的可靠性。为了验证FTLLC的有效性,该文在gem5中实现了该结构,并运行了SPEC CPU2006测试集进行仿真实验。结果表明,对于650 m V电压下65 nm工艺的末级缓存,FTLLC与Concertina压缩机制相比在4-Byte粒度下末级缓存可用容量增加了24.9%,性能提高了7.2%,末级缓存的访存缺失率下降了58.2%,而面积和能耗开销仅有少量增加。(本文来源于《电子与信息学报》期刊2018年07期）
陈逸飞,李宏亮,刘骁,高红光[3]（2018）在《一种阵列众核处理器的多级指令缓存结构》一文中研究指出阵列众核处理器由于其较高的计算性能和能效比已经被广泛应用于高性能计算领域。而要构建未来高性能计算系统处理器必须解决严峻的"访存墙"挑战以及核心协同问题。通常的阵列处理器中,核心多采用单线程结构,以减少开销,但是对访存提出了较高的要求。在阵列众核处理器中,在单核心中引入硬件同时多线程技术,针对实验中一级指令缓存命中率随着线程数增加而显着降低的问题,提出了一种面向阵列众核处理器的冗余指令缓存存储结构,基于该结构,提出采用FIFO及类LRU替换策略。通过上述优化的高速缓存结构设计,经实验模拟,双线程整体指令Cache失效率降低了25.2%,整体CPI性能提升了30.2%。(本文来源于《计算机工程与科学》期刊2018年04期）
郭人通[4]（2017）在《末级缓存的资源分配与结构设计》一文中研究指出多核/众核架构显着的提升了现代处理器的运算潜能,但同时也对系统的数据吞吐量提出了更高的要求。缓存系统是解决访存瓶颈的有效手段。为了弥补处理器与主存间的性能差异,现代处理器的缓存架构发生了深刻的变化。首先,片上的SRAM共享缓存在容量上得到了显着的提升,这使得SRAM缓存系统能够覆盖更宽的重用距离。其次,在传统的SRAM缓存与主存之间增加了新的缓存层。新的缓存层基于3D堆迭的DRAM实现,提供了带宽和容量上的双重优势。缓存结构的演化为“内存墙”问题提供了有效的解决方案,但也对缓存设计提出了新的挑战。为了提高末级缓存的资源利用率,需要识别缓存无法覆盖的长距离数据访问,并限制这些数据对缓存资源的占用,以避免缓存污染。与此同时,末级缓存由所有运算核心共享,缓存的资源分配过程主要遵循硬件层面的替换算法规则。然而,自由的缓存资源竞争往往不能达到最优的分配结果,因此需要在软件层面对共享缓存资源的分配进行更加精细的控制。另一方面,新的存储介质要求对缓存组织结构进行全新的考量。采用3D堆迭技术的DRAM缓存具有与传统SRAM缓存完全不同的访问特性,无论是组相联结构还是直接映射结构,应用至DRAM缓存时都无法同时获得高命中率及低访问延时。为了提高共享缓存的资源利用率,优化缓存组织结构,分别提出了缓存污染感知的内存分配、执行阶段感知的共享缓存动态划分、DRAM缓存的半直接映射。缓存污染感知的内存分配工作在标准库层,在在线的环境中解决了末级缓存的污染问题。核心是低开销的在线局部性监测机制,以及具有高准确度的在线局部性预测机制,分别基于块内访问相似性和块间访问相似性进行设计。在内存分配的过程中,监测器及预测器对各内存块的访问局部性进行实时判定,根据访问特征确定各部分数据对缓存资源的需求,并最终通过页着色机制完成缓存资源的分配。该扩展系统兼容标准分配接口,在完成内存分配的同时,为上层应用程序提供透明、低开销的共享缓存污染控制服务。实验结果表明,该系统可提升45%的程序性能,与此同时将系统开销控制在1%以内。阶段可感知的共享缓存动态划分工作在操作系统层,解决了进程间末级缓存资源的动态分配问题。这种缓存划分技术对程序的行为变化非常敏感,可根据程序的数据访问特征对划分策略进行实时调整。整体包括叁项子技术:多级阶段监测技术实现了对程序行为的实时追踪,基于分形理论的缺失率曲线生成技术实现了在线的局部性监测,低开销的页面重映射技术实现了对缓存划分的高效调整。系统测试结果表明,该项技术可以准确的追踪程序的阶段变化,其动态的划分策略显着优于缓存资源的自由竞争或静态划分,整体系统开销在2%以内。DRAM缓存的半直接映射工作在硬件层,解决了单一数据映射对命中率与访问延时的约束。该技术受如下观察的启发:在DRAM缓存中使用单一的数据映射策略(直接映射或组相联)难以同时获得高命中率及低访问延时,因此,需要根据数据的页内访问顺序应用混合的映射策略。对于首访块采用静态映射以降低访问延时,对于后继块采用动态映射以提高命中率。研究中同时提出了用于权衡访问热度和缺失开销的替换算法,以及用于处理数据类型变化的迁移机制。模拟实验的结果表明,该缓存结构可以达到组相联缓存的命中率,以及直接映射缓存的访问延时。综上所述,所提出的技术在软硬件等多个层面对缓存系统进行了优化,着重于提高末级缓存的资源利用率以及访问效率,部分解决了在线局部性分析、运行时缓存分配、DRAM缓存组织等核心问题。(本文来源于《华中科技大学》期刊2017-08-01）
李少锋[5]（2017）在《面向流式数据实时处理的缓存结构研究》一文中研究指出随着大数据时代的到来,互联网、物联网和金融银行等领域产生海量流式数据,由于该数据呈现高速、随机、无序、无限等特点,使得进行可靠地流式处理变得十分具有挑战性。同时,越来越多的应用需要结合海量历史数据进行流式数据实时处理并缓存结果以供用户查询,除了保证流式处理系统的时效性外,系统的稳定性和正确性也尤为重要,因此,提出面向流式数据处理的缓存处理结构以保证系统的时效性、稳定性和正确性迫在眉睫。考虑处理系统的时效性、稳定性和正确性。提出了一种面向流式数据实时处理的多级缓存结构HCache,HCache由基于哈希结构的在线缓存和批量缓存组成。在线缓存将不同批次的相同在线处理结果存储在同一桶中的连续存储空间中,并利用自身环形逻辑和批量缓存结果动态高效淘汰过期数据,基于哈希的缓存结构的设计有利于提高数据存储和访问效率。批量缓存缓存最近访问的持久化数据库结果,其使用改进的LRU(Least Recently Used)替换策略高效替换过期数据以减少内存使用和提高命中率。HCache使用在线缓存处理结果更新批量缓存,该更新策略保证批量缓存数据的一致性。针对用户查询请求,请求到达HCache后同时访问在线缓存和批量缓存,将结果合并后返回给用户。为验证缓存结构的性能,在Twitter真实数据集上与目前流行的缓存结构进行性能测试比较。实验结果表明HCache与Summingbird的缓存结构相比,读写效率有明显提升;同时HCache受到查询请求到达速率的变化影响更小;并且HCache内存使用较少。(本文来源于《华中科技大学》期刊2017-06-01）
沈斌强[6]（2017）在《基于任务结构优化的Spark缓存策略研究》一文中研究指出大数据计算框架Spark运用内存空间极大提升了任务的执行效率,但由于内存空间的局限性,Spark任务常常因为内存瓶颈导致执行效率低下,甚至任务失败,这与框架本身的缺陷和RDD(Resilient Distributed Datasets)的缓存策略密切相关。Spark自诞生至今,一直采用LRU(Least Recently Used)作为缓存替换算法,但由于Spark的缓存调度器无法准确预测整个任务数据的使用情况,导致部分情况下LRU算法效果欠佳。为了减小任务执行时间,提升内存利用率,通过解析Spark的任务结构,对其进行一定的优化,并获取整个任务过程中数据和内存的使用情况,通过分析结果优化现有的缓存策略,这是本文研究的重点。本文首先对Spark现有的缓存机制进行分析,比较不同缓存方式对于任务性能的影响,通过实际例子证明现有的缓存策略还有较大的优化空间。接着提出了任务结构分析和任务结构优化的方法,对于任务结构分析,通过动态分析的方法提取出Spark任务的关键信息,根据RDD之间的依赖关系解析出整个任务的依赖关系图,同时解析出任务运行过程中数据和内存的使用情况;对于任务结构优化,在获取了Spark的任务信息后,通过调整Stage的位置使得任务计算过程中同一RDD的使用更加集中,减少了内存替换的概率,提高了整个任务的执行效率。在分析和优化任务结构的基础上,提出了RDD权重的概念,综合多种影响RDD使用情况的因素,包括使用次数、大小、跨度、分区与核数比例、计算代价等,建立了合理的RDD权重模型。基于RDD权重模型,本文提出了一种新的缓存替换策略,RWR(RDD Weight Replace)缓存替换策略,确保内存替换过程中相对更有价值的数据能够缓存至内存中,用于提高缓存命中率和内存利用率,减少因为内存瓶颈造成的计算错误,在一定程度上提高了Spark框架的容错性能。最后通过对比实验,结合多种负载用例,通过运行单个任务、调整集群配置、混合多种任务等方式,对默认未修改的Spark和优化后的Spark进行实验对比,实验结果表明,本文提出的任务结构优化策略和缓存替换策略能够有效提高任务执行效率。(本文来源于《哈尔滨工业大学》期刊2017-06-01）
李钊[7]（2017）在《片上网络自适应路由算法与无缓存结构设计研究》一文中研究指出随着集成电路设计以及半导体工艺技术的持续发展,单个芯片上集成的IP核越来越多。基于传统总线的SoC互连方案具有可扩展性差、全局时钟同步困难、通讯性能低下等问题,难以满足多核芯片的性能要求。片上网络技术将分布式计算网络的设计思想用于复杂SoC互连设计中,能够有效地提高片上核间通信性能,有望成为未来多核以及众核芯片的核间互连技术。本文对片上网络的拓扑结构、路由算法、路由微架构等关键技术进行了研究。分别针对高性能应用需求以及低开销应用需求,对有缓存自适应片上网络以及无缓存片上网络系统进行了设计与实现。本文基于THNoC和SRNoC拓扑结构提出了一种自适应路由算法(adaptive_STR)。THNoC和SRNoC分别是以传统的2D Torus和2D Mesh为骨架,在相邻的每一行和每一列之间增加了流量控制器通道,从而使得数据在相邻的两行和两列之间可以通过一个跳步到达,减少了网络直径。该算法有两个重要的特征:其一是任意路由路径的跳步数不超过2个hop;其二是能够根据网络的实时负载情况自适应地选择路由路径。该路由策略主要由路由器节点的路由算法以及流量控制器的输出端口分配策略所构成。在8×8的网络规模下,对提出的NoC系统进行了设计实现。同时,搭建了时钟精确的片上网络系统性能评估平台,可以实现在random、hotspot、transpose、bitreversal、shuffle、butterfly六种流量分布下,对不同的NoC系统进行性能评估。实验结果显示,与已有的NoC系统相比,所提出的A_str_THNoC和A_str_SRNoC系统的网络饱和吞吐率分别平均提升了58.3%和55.3%,面积开销分别增加了8.7%和5.8%。本文还对无缓存片上网络系统进行了研究和设计实现。提出了一种片上网络拓扑结构——共享置换单元的Mesh结构(SPmesh),该拓扑结构以2D mesh为基本骨架,在路由器节点之间增加了共享置换单元(SP),每四个路由器为一组两两之间添加一个SP。SP增加了路由路径的多样性,减少了数据传输延迟以及数据微片的偏转次数、提升了无缓存NoC的性能。同时,基于该SPmesh拓扑结构提出了一种无缓存片上网络路由策略SPBLESS,该路由策略主要包含路由器节点路由以及SP端口分配策略。并且,对传统的活锁避免策略OF进行改进。在8×8的网络规模下,对提出的NoC系统以及传统基于mesh的无缓存NoC进行了设计实现。与传统基于mesh的无缓存NoC相比,所提出的SPBLESS的微片平均偏转次数降低了26.7%,网络饱和吞吐率平均提高了13.1%、网络总负载平均降低了27.6%,面积开销增加了19.0%。(本文来源于《西安电子科技大学》期刊2017-06-01）
周延鹏[8]（2017）在《基于交叉点缓存的高速交换结构及调度算法设计与实现》一文中研究指出互联网的高速发展和网络规模的急剧增加使网络数据流量呈指数形式增长,高性能计算、数据中心、网络直播、AR(增强现实)和未来的VR(虚拟现实)等对网络带宽、交换吞吐量均提出了更高的需求,从而对现有网络交换设备的性能提出了新的要求。高速交换结构广泛应用在高性能交换芯片设计、集成电路内部互联、内存控制、通信控制和定制协议等多个方面。本文以国家“XX高速串行RapidIO交换芯片”重点项目为支撑,按照需求分析、方案设计、工程实现等流程,完成了基于交叉点带缓存的crossbar交换结构-CICOQ设计、调度算法设计、RTL仿真验证、UVM验证、FPGA原型验证和DC逻辑综合等工作。本文设计实现的CICOQ交换结构规模为8x8,数据位宽为32bit,聚合带宽达到128Gbps。支持单播、多播和广播模式,DUT代码可以按照实际需求改变为16x16或其他规模,可应用于构建小型交换网络和集成电路模块间的数据交换,具有一定的可复用性和工程参考价值。本文的主要工作如下:1、对基于crossbar的多种交换结构进行分析比较,在CICQ交换结构基础上设计实现了CICOQ交换结构,并确定交叉点缓存、VOQ缓存等关键参数。2、对交叉点带缓存crossbar交换结构的调度算法进行了研究,以RR_RR调度算法为基础,设计了CICOQ交换结构的输入和输出调度算法,调度算法总延迟为10个时钟周期。3、对UVM验证方法学进行研究并搭建了CICOQ交换结构的UVM验证平台,按照测试点列表在VCS软件环境下通过UVM验证平台对CICOQ进行了全面验证,结果显示设计功能全部正常,其中代码覆盖率达到可解释100%。4、通过Xilinx公司的Vivado软件环境和搭载Virtex-7系列XC7VX690T芯片的开发板对CICOQ交换结构进行了FPGA原型验证,验证结果表明在硬件环境下CICOQ交换结构能够正常工作。5、通过DC综合工具对本文的CICOQ交换结构进行了逻辑综合,在65nm工艺常温工作环境下,系统最高工作频率达到500MHz,面积为381878,功耗为123.532mW,最小时延达到20ns。(本文来源于《解放军信息工程大学》期刊2017-04-20）
曾智,何雅婷[9]（2016）在《我国商业银行流动性结构对资本缓存的影响》一文中研究指出近年来,资本缓存和流动性的管理引起了监管机构的重视,本文使用我国47家商业银行2006-2014的年度非平衡面板数据,研究净稳定资金比例、存贷比和流动性资产比率这叁个综合反映流动性结构指标对资本缓存的影响。实证结果表明:(1)净稳定资金比例的改善能显着提高我国银行的资本缓存水平,而存贷比指标则会减少;(2)流动性资产比率对资本缓存没有显着的影响;(3)监管者可以通过管理风险水平的方式,提高资本缓存水平;(4)银行业务收益的多元化发展有助于提高银行的资本缓存水平。(本文来源于《国际金融研究》期刊2016年09期）
张远[10]（2016）在《一种基于缓存分区的线程间缓存干扰消除结构的设计和实现》一文中研究指出传统的嵌入式单线程处理器在管理多路外设的情况下存在中断响应延迟随机,线程切换开销大的问题。硬件多线程处理器通过多个硬件线程并行执行,缩短了中断响应的时间,减小了线程切换开销,在多外设管理上具有明显的优势。缓存(Cache)作为高速存储器具有软件透明,平均性能好的优点,适用于硬件多线程下的多任务并行处理应用场景。而通过动态缓存分区方法可以抑制硬件多线程处理器下不同硬件线程对一级共享Cache访问产生的相互污染,提升系统整体性能。目前,适用于多级Cache结构的最近未使用(Not Recently Used, NRU)动态缓存分区方法在硬件多线程处理器的一级Cache下存在命中估计不准确,划分方式复杂且无法抑制不恰当划分这两方面问题。命中估计不准确导致硬件多线程处理器的执行效率降低,Cache的不恰当划分影响线程获得的处理器时间片。针对这两个问题,本文设计了一种改进的动态Cache分区方法,对命中估计方法和Cache划分方法进行改进。改进的命中统计分析方法采用一种基于二叉树替换策略的命中位置估计方式,该命中位置估计方式通过对二叉树状态值进行简单逻辑运算得到命中位置信息,在提高命中估计精度的同时降低硬件实现复杂度。结合该命中统计分析方法和硬件多线程处理器的特点,改进的Cache分区方法采用了一种低硬件开销的非遍历划分算法来降低划分计算时间复杂度,并通过将Cache分为可划分区域和不可划分区域的部分分区方式来抑制不恰当划分产生的后果,最终实现在不降低干扰消除能力的情况下提升硬件多线程处理器系统的性能。经Mibench测试表明,在4线程并行执行的情况下,本文设计并实现的改进动态Cache分区方法将干扰缺失数量占总缺失数量的比例从50%降到了15%,每时钟周期执行指令数(Instruction Per Clock, IPC)吞吐率和加权加速比相对于NRU替换策略的动态缓存分区方法分别提高了11.8%和15%。(本文来源于《东南大学》期刊2016-06-18）
缓存结构论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
近阈值电压技术通过降低晶体管的电源电压来降低芯片能耗和提升能效。但是,近阈值电压技术会在Cache中引起大量位错误,严重影响末级缓存的功能。针对近阈值电压下超过1%的位错误率造成的Cache故障问题,该文提出一种基于传统6T SRAM单元的可容错的末级缓存结构(FTLLC)。该策略对缓存条目中的错误进行了低错纠正和多错压缩,提高了Cache中数据保存的可靠性。为了验证FTLLC的有效性,该文在gem5中实现了该结构,并运行了SPEC CPU2006测试集进行仿真实验。结果表明,对于650 m V电压下65 nm工艺的末级缓存,FTLLC与Concertina压缩机制相比在4-Byte粒度下末级缓存可用容量增加了24.9%,性能提高了7.2%,末级缓存的访存缺失率下降了58.2%,而面积和能耗开销仅有少量增加。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
缓存结构论文参考文献
[1].谷会涛,孙懿峰.一种基于高速交换缓存的网络隔离SoC芯片结构研究[J].网络安全技术与应用.2019
[2].刘伟,魏志刚,杜薇,曹广义,王伟.近阈值电压下可容错的末级缓存结构设计[J].电子与信息学报.2018
[3].陈逸飞,李宏亮,刘骁,高红光.一种阵列众核处理器的多级指令缓存结构[J].计算机工程与科学.2018
[4].郭人通.末级缓存的资源分配与结构设计[D].华中科技大学.2017
[5].李少锋.面向流式数据实时处理的缓存结构研究[D].华中科技大学.2017
[6].沈斌强.基于任务结构优化的Spark缓存策略研究[D].哈尔滨工业大学.2017
[7].李钊.片上网络自适应路由算法与无缓存结构设计研究[D].西安电子科技大学.2017
[8].周延鹏.基于交叉点缓存的高速交换结构及调度算法设计与实现[D].解放军信息工程大学.2017
[9].曾智,何雅婷.我国商业银行流动性结构对资本缓存的影响[J].国际金融研究.2016
[10].张远.一种基于缓存分区的线程间缓存干扰消除结构的设计和实现[D].东南大学.2016