导读:本文包含了时钟扫描论文开题报告文献综述及选题提纲参考文献，主要关键词:路径偏斜,伪单相,触发器,能耗延时积
时钟扫描论文文献综述
黄号添,刘尧,李振涛,孙永节,张见[1]（2015）在《一种带扫描结构的叁级伪单相时钟触发器》一文中研究指出本文在40nm CMOS工艺下提出了一种路径偏斜的带扫描结构的叁级伪单相时钟触发器(以下简称SPIFF)。SPIFF的电路采用了叁级动态电路的结构并且使用了精简的保持电路结构;此外,SPIFF采用了伪真单相时钟和路径偏斜的技术。与传统主从触发器相比,SPIFF的传输延时TDQ减小了35.81%,综合指标能耗延时积(EDP,Energy-Delay Product)改善了17.8%。在后端物理设计中,SPIFF可替代传统主从触发器,应用于时序较为紧张的路径上。(本文来源于《第十九届计算机工程与工艺年会暨第五届微处理器技术论坛论文集》期刊2015-10-18）
曹天晓[2]（2015）在《基于随机化聚类算法的扫描时钟分组方法》一文中研究指出目前,基于IP(Intellectual Property)复用的片上系统设计方法使得专用集成电路(ASIC,Application Specific Integrated Circuit)的设计效率大幅提高。但这种方法也带来了新的挑战,高性能集成电路的可测性设计(DFT,Design For Testability)就是其中最严峻的部分。本课题主要是实现了一款含有同步与异步时钟域的大规模数字基带芯片的ATPG(Automatic Test Pattern Generation,自动测试图形生成)时钟结构优化设计。对大规模的集成电路测试平台,因其电路复杂性高,要达到非常高的故障覆盖率(fault coverage)是非常困难的。如何在保证故障覆盖率的同时减少测试向量数量,成为减少测试成本的研究热点。本文以数字基带芯片的测试向量生成时的时钟结构为研究对象,以提高故障覆盖率和减少测试向量数量为主要目标,设计了随机化聚类算法应用于生成扫描时钟结构,并提出改进型的错位捕获(staggered LOC)技术产生测试向量。本文的主要研究内容和所取得的成果如下:1.在诸聚类算法中,层次聚类算法具有速度快,算法简单的特点,但是其精度较低。本文在层次聚类算法中引入随机化步骤,使算法运行过程带有随机成分,并在多次运行后挑选优化的结果,弥补了层次聚类算法精确度不足的缺点。使之成为适合对含有同步与异步时钟域的大规模芯片进行时钟分组的算法。2.在stuck-at测试模式下,用随机化聚类算法对时钟域进行分组,得到优化的扫描时钟结构,可以减少跨时钟域传播路径的数量,提高故障覆盖率。3.在延时测试(delay test)模式下,通过随机化聚类算法对时钟域进行分组,将互相之间没有跨时钟域传输路径的异步时钟域划分成一组。在同一捕获窗口(capture window)内利用并行捕获(simultaneous Launch-on-Capture)与改进型错位捕获(staggered capture)技术,对时钟域组进行组内并行,组间串行的测试捕获(launch-capture)方法。可以较大程度减少测试向量数量,缩短机台测试时间。(本文来源于《西安电子科技大学》期刊2015-03-01）
严飞,王瑞光,邓意成,郑喜凤[3]（2013）在《发光二极管显示屏分段灰度调制与优选扫描时钟获取》一文中研究指出构建了一种发光二极管(LED)显示屏灰度等级调制模型以实现其灰度调制并获取优选扫描时钟。根据脉宽调制的特点,将灰度调制过程分为基本灰度等级调制和扩充灰度等级调制来构建灰度等级的调制模型。通过分析模型各参数关系,提出一种优选扫描时钟的选取方法和扫描时钟富裕系数的概念,并在此基础上总结了LED显示屏显示控制优化途径。最后,通过硬件平台验证并实现了该灰度等级模型。实验结果表明:对于4扫的LED显示屏,选取最小响应脉宽小于等于40ns的驱动芯片可使刷新率为300Hz、移存长度为128个像素点、灰度等级为14bit的优选扫描时钟为10MHz,同时其亮度利用率达到90%,最大扫描时钟富裕系数达到3.5。采用该模型实现灰度等级调制,可以满足LED显示屏的显示要求,可应用于实际工程项目。(本文来源于《光学精密工程》期刊2013年12期）
贾丰源,关志超,黄练,李春燕[4]（2013）在《引入精准时钟扫描的驾驶员自动报警决策优化模型研究》一文中研究指出驾驶员自动报警决策优化模型需要综合考虑交通事故环境中信息刺激的多源性和驾驶员任务集聚、协调反应行为过程。以往研究的仿真步长为1秒,这样时间分割忽略了更细致的由驾驶员自动报警决策反应时间引起滞后问题,影响驾驶员自动报警行为仿真精度。同时,由于时钟扫描非精准性,降低了仿真模型对动态交通事故场景刺激下驾驶员行为仿真能力,这也是以往的仿真研究只考虑交通事故环境宏观刺激信息,而无复合刺激信息;只考虑相对静止交通标志影响,而无动态刺激影响的原因。提高对驾驶员交通事故自动报警行为研究的仿真精度,必须降低扫描时钟。(本文来源于《第八届中国智能交通年会优秀论文集——智能交通与安全》期刊2013-09-26）
刘潇骁,余金山,刘蓬侠,赵振宇,方粮[5]（2012）在《一种支持多核处理器扫描链低速与实速测试的时钟控制电路》一文中研究指出随着处理器设计工作频率提高,设计规模的增大,以及采用高性能的纳米工艺,因制造产生的故障概率增大。扫描链技术提供了一种检测生产故障的有效机制。针对多核处理器扫描链设计,本文提出了一种基于片上锁相环的时钟控制电路。该电路利用扫描链配置锁相环,使其产生实速测试所需的高频时钟;利用计数器和旁路逻辑实现扫描测试所需的高频和低频时钟的有效切换;复用功能时钟树简化扫描链时钟设计。通过与片上时钟控制电路(OCC)的比较以及全芯片的电路仿真表明,本文所提出的时钟控制电路,能够有效支持多核处理器扫描链的低速和实速测试。(本文来源于《第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集》期刊2012-08-17）
西西志华,袁秋香,赵振宇,马卓,张民选[6]（2011）在《一种具有扫描功能和超低建立时间的40nm门控时钟电路》一文中研究指出门控时钟是VLSI设计中降低功耗的一种主要技术,对于使用细粒度的门控时钟策略的芯片,门控时钟单元对于整个芯片的性能有着重要作用。本文主要分析了两种门控时钟电路结构在40nm下的性能特点,并在此基础进上提出了一种新型的具有扫描功能和超低建立时间的门控时钟电路。SPICE分析结果表明,该电路功能正确,并且与典型的标准单元相比,该电路降低了85%的建立时间。(本文来源于《第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）》期刊2011-08-12）
张凌辰[7]（2003）在《动态扫描数字时钟实验电路》一文中研究指出数字电路时钟实验电路的设计方案种类很多，但大多是静态显示电路。而动态扫描显示电路功耗低、显示器件寿命长。虽然动态扫描显示的电路相对比较复杂，但作为实验电路，它用到数字电路各部分知识，如振荡电路、(本文来源于《电子报》期刊2003-10-05）
周锦锋,陈志冲,倪光南[8]（2003）在《针对多时钟扫描测试的可测性设计方法》一文中研究指出在数字集成电路设计和生产中 ,基于扫描的测试方法是重要的可测性设计 (design for test)技术 在多时钟的扫描测试设计中 ,不同时钟域之间信号的交叉会增加测试矢量的数目 ,从而增加了测试的成本 采用新的可测性设计方法 ,在扫描测试时用多路选通器隔断时钟域之间的交叉信号 ,使得原来处于不同捕获时钟组的时钟被分配到相同的时钟组中 ,在故障覆盖率基本不变的同时 ,减少测试矢量 ,降低测试成本 经实验验证 ,文中新的可测性设计方法可以明显地减少测试矢量数目 ,而且便于在RTL级加入(本文来源于《计算机辅助设计与图形学学报》期刊2003年04期）
于敦山,沈绪榜[9]（1998）在《JTAG边界扫描时钟单元设计》一文中研究指出本文设计了一种通用的边界扫描时钟单元。这些单元可作为标准单元建立在标准单元库中以提高ＶＬＳＩ设计效率。同时讨论了两种用边界扫描技术测试高速芯片工作频率的方法。(本文来源于《小型微型计算机系统》期刊1998年02期）
陈伟平[10]（1991）在《一种新的方法在维修性仿真中的应用——主导实体时钟值扫描法》一文中研究指出本文结合一个具体的实例,研究了主导实体时钟值扫描法在维修性仿真中的应用;利用现有的数据和资料:构造了仿真模型,并在VAX-8550上以FORTRAN语言完成了仿真运行,最后得到了反应该系统维修性指标的固有利用率和固有平均修复时间。(本文来源于《计算机仿真》期刊1991年01期）
时钟扫描论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
目前,基于IP(Intellectual Property)复用的片上系统设计方法使得专用集成电路(ASIC,Application Specific Integrated Circuit)的设计效率大幅提高。但这种方法也带来了新的挑战,高性能集成电路的可测性设计(DFT,Design For Testability)就是其中最严峻的部分。本课题主要是实现了一款含有同步与异步时钟域的大规模数字基带芯片的ATPG(Automatic Test Pattern Generation,自动测试图形生成)时钟结构优化设计。对大规模的集成电路测试平台,因其电路复杂性高,要达到非常高的故障覆盖率(fault coverage)是非常困难的。如何在保证故障覆盖率的同时减少测试向量数量,成为减少测试成本的研究热点。本文以数字基带芯片的测试向量生成时的时钟结构为研究对象,以提高故障覆盖率和减少测试向量数量为主要目标,设计了随机化聚类算法应用于生成扫描时钟结构,并提出改进型的错位捕获(staggered LOC)技术产生测试向量。本文的主要研究内容和所取得的成果如下:1.在诸聚类算法中,层次聚类算法具有速度快,算法简单的特点,但是其精度较低。本文在层次聚类算法中引入随机化步骤,使算法运行过程带有随机成分,并在多次运行后挑选优化的结果,弥补了层次聚类算法精确度不足的缺点。使之成为适合对含有同步与异步时钟域的大规模芯片进行时钟分组的算法。2.在stuck-at测试模式下,用随机化聚类算法对时钟域进行分组,得到优化的扫描时钟结构,可以减少跨时钟域传播路径的数量,提高故障覆盖率。3.在延时测试(delay test)模式下,通过随机化聚类算法对时钟域进行分组,将互相之间没有跨时钟域传输路径的异步时钟域划分成一组。在同一捕获窗口(capture window)内利用并行捕获(simultaneous Launch-on-Capture)与改进型错位捕获(staggered capture)技术,对时钟域组进行组内并行,组间串行的测试捕获(launch-capture)方法。可以较大程度减少测试向量数量,缩短机台测试时间。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
时钟扫描论文参考文献
[1].黄号添,刘尧,李振涛,孙永节,张见.一种带扫描结构的叁级伪单相时钟触发器[C].第十九届计算机工程与工艺年会暨第五届微处理器技术论坛论文集.2015
[2].曹天晓.基于随机化聚类算法的扫描时钟分组方法[D].西安电子科技大学.2015
[3].严飞,王瑞光,邓意成,郑喜凤.发光二极管显示屏分段灰度调制与优选扫描时钟获取[J].光学精密工程.2013
[4].贾丰源,关志超,黄练,李春燕.引入精准时钟扫描的驾驶员自动报警决策优化模型研究[C].第八届中国智能交通年会优秀论文集——智能交通与安全.2013
[5].刘潇骁,余金山,刘蓬侠,赵振宇,方粮.一种支持多核处理器扫描链低速与实速测试的时钟控制电路[C].第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集.2012
[6].西西志华,袁秋香,赵振宇,马卓,张民选.一种具有扫描功能和超低建立时间的40nm门控时钟电路[C].第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）.2011
[7].张凌辰.动态扫描数字时钟实验电路[N].电子报.2003
[8].周锦锋,陈志冲,倪光南.针对多时钟扫描测试的可测性设计方法[J].计算机辅助设计与图形学学报.2003
[9].于敦山,沈绪榜.JTAG边界扫描时钟单元设计[J].小型微型计算机系统.1998
[10].陈伟平.一种新的方法在维修性仿真中的应用——主导实体时钟值扫描法[J].计算机仿真.1991