一、两类高密度可编程器件CPLD与FPGA的比较分析（论文文献综述）
徐云厚[1]（2013）在《可编程逻辑器件测试系统》文中进行了进一步梳理随着可编程器件（PLD）的应用越来越广泛,可编程器件的测试技术也越来越受到重视,很多的单位和个人加入到芯片测试这一领域,有力地推动了芯片测试技术的发展。由于可编程器件的电路规模大、结构复杂,高覆盖率的自动化测试一直是可编程器件设计与生产上的难点,同时测试一种可编程器件结构需要大量的时间设计测试方案,测试成本较高。目前国内外针对不同场合的PLD测试系统的研究取得了很多成果,实现了大量可以实用的测试系统,这些测试系统大致可以分为两大类：首先是基于自主研制的测试系统,一般由上位机软件、通信电缆、控制电路以及待测PLD组成；其次是基于自动化测试设备（Automatic Test Equipment, ATE）的测试系统,使用ATE平台研发的测试系统则由ATE来完成自主研制测试系统中上位机软件和控制电路的功能,只需ATE和待测PLD即可完成测试。ATE可以一次完成待测PLD的多次配置与测试,从而减少了人工操作,提高了PLD的测试效率,便于实现PLD的制造测试。基于ATE的测试平台,效率高,功能强大,但是ATE高昂的价格不是一般单位和个人所能承受的,因此本文所研究的是一款属于自主研制的测试系统。本测试系统以Lattice公司的一款CPLD芯片IsPLsi1032E为主要研究对象,在详细研究CPLD内部结构的基础上,基于“分治法”的基本思路,采用三次“配置+测试”,对该芯片可能出现的故障和基本性能指标予以测试,配置次数少,效率较高,测试结果符合要求,性价比较高。本测试系统也是由上位机软件、通信电缆、控制电路以及待测PLD组成。上位机软件发送相应的测试命令,通过通信电缆传送给控制电路,控制电路根据上位机命令控制相应继电器通断,发送测试向量,然后接收测试响应并通过通信电缆返回给上位机,上位机接收到测试响应进行分析、显示,一次“配置+测试”完成。该测试系统控制灵活且针对性强,比较适合研究和验证。本论文就是在此基础上完成的,主要内容分为五章进行阐述。第一章为绪论,这部分首先介绍了可编程逻辑器件测试系统的背景,接着介绍了可编程逻辑器件在数字电路设计方面具有的优势及其进一步的发展趋势、几种流行测试的方法,最后介绍了国外在可编程器件测试系统领域所取得的成果及国内有关可编程逻辑器件发展的现状以及本测试系统所做的主要工作；第二章为测试系统总体方案设计,首先对本测试系统进行总体概述,其次是测试的基本原理,主要是本测试系统从哪些方面进行展开及测试的基本过程；第三章为系统硬件设计,首先主要介绍了主要芯片及测试板主控部分各个模块的功能设计,其次简要介绍了待测芯片及待测部分电路各个模块的设计；第四章为系统软件设计,软件部分主要包括可编程器件逻辑功能的设计和上位机软件的设计。首先介绍了可编程逻辑器件设计语言的选择,接着介绍了主控芯片和待测芯片的软件开发平台及其各自逻辑功能的实现,最后介绍了上位机软件开发平台的选择以及上位机软件各项功能的实现；第五章为IspLsi1032E测试系统的总体实现,本章为测试系统的关键部分,首先主要介绍了复杂可编程逻辑器件CPLD,接着对本测试系统所要测试的待测CPLD的内部结构进行了详细分析并提出基本测试思路以及测试的基本操作流程,最后详细介绍了系统的测试步骤,并对所用算法进行了说明,第六章为结论与展望,首先对本人研究生阶段完成的工作进行总结,最后对本测试系统的进一步改进从软件和硬件两方面提出自己的意见。
魏国[2]（2013）在《NAND Flash控制器的FPGA验证》文中研究指明随着ASIC设计的复杂度越来越高，验证的工作变得更加地困难。而FPGA验证的目的就是用FPGA在实际应用系统中进行验证而不是用ASIC样片。由于仿真软件都是在理想的环境下验证，因此一些延时等隐藏的问题难以被发现。而FPGA验证是在真实的物理环境中进行验证，因此更加容易发现错误。从而使设计工程师可以在流片前发现并解决这些错误。首先，研究NAND Flash的规范说明书。分析NAND Flash的内部结构、外部引脚和常用的操作命令。分析NAND Flash每一个操作流程。阐述NANDFlash坏块管理的方式和同步接口时序。其次，对NAND Flash控制器进行仿真验证。根据NAND Flash的规范说明书，制定详细的验证计划，建立测试平台，并根据验证计划，对NAND Flash控制器进行全面的功能验证。最后，对NAND Flash控制器进行FPGA验证。实现ASIC代码到FPGA代码的转换，然后对FPGA代码进行仿真验证。使用FPGA开发板HAPS-51T建立FPGA验证平台。使用三星和美光的NAND Flash产品，分别对NAND Flash控制器进行FPGA验证。验证结果表明：NAND Flash控制器工作完全正常。FPGA提供了真实的物理测试环境，提高了验证的效率。并且确保验证工作的顺利完成。
华程[3]（2011）在《基于FPGA的FFT算法研究与实现》文中认为由于数字信号处理在通讯领域的快速发展,正交频分复用系统（OFDM）被人们所关注,它可以进行多载波的无线传送,具有误码率低,干扰率低,传送速度高等特点,即将成为第四代移动通信系统。随着快速傅里叶算法（FFT）取代了离散傅里叶算法（DFT）,从理论上大大减少了计算的复杂度。又因为超大规模集成电路的发展,FPGA等可编程逻辑控制器的问世,提供了快速傅里叶处理器实现的硬件基础。而OFDM的调制和解调环节是可以用快速傅里叶算法来实现的。所以对快速傅里叶算法的研究很有必要。本文在对傅里叶算法进行数学理论研究,着重研究了FFT数据流图。对OFDM系统进行原理介绍后,设计了一个OFDM系统。再对OFDM系统实现基础的可编程逻辑控制器、硬件描述语言、仿真软件进行介绍。选择按频率抽取基2的快速傅里叶算法对用于OFDM传输数据调制和解调的快速傅里叶处理器进行设计,用VHDL语言进行硬件描述,通过QuartusⅡ软件平台进行编译、综合、仿真。结果显示仅需108.5微秒完成一个512点大小的数据包的蝶形运算,满足高速传输处理的需求。以所设计的快速傅里叶处理器作为调制和解调模块,以75MHz作为时钟频率,将其应用于OFDM系统中,仿真显示系统正常工作。
张宏亮[4]（2009）在《基于数字频率计的FPGA开发应用研究》文中研究说明本文结合数字频率计的设计研究了PFGA技术及其应用。FPGA代表了当前EDA技术发展的最新方向,它能够通过HDL语言的设计,借助EDA开发工具,在一片芯片上实现一个复杂系统的大部分硬件电路功能,具有设计灵活、高效、成本低、开发周期短的特点。结合实例开发项目研究FPGA应用技术对建立和完善高校EDA课程和实践体系有重要意义。文中首先研究了FPGA开发及应用技术的相关内容:包括有EDA和PLD的发展过程、PLD分类、FPGA结构及性能、FPGA产品及编程、HDL语言和PFGA开发工具Quartus II。然后结合设计选题分析和比较了几种常用的数字频率计的测量方法,为下一步的设计奠定了理论基础。接下来采用系统级设计方法,根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计分成若干个功能模块。对每一个模块用VHDL语言进行描述并用Quartus II仿真,确定其功能和性能要求正确实现后,将各个模块级联起来构成数字频率计顶层电路,最后的仿真结果表明该数字频率计的功能要求都得以实现,并且各项性能指标符合设计要求。最后,文中给出了PFGA器件选型和配置以及几个必要的外围硬件电路设计。
廖强[5]（2009）在《数字化超声波探伤仪的设计与实现》文中认为超声检测是无损检测的主要技术之一,已被广泛地应用于在线质量控制、在役设备和关键零部件的安全检测之中。超声波探伤仪作为超声波检测技术实现的载体,在超声波检测中具有重要的研究意义。为提高超声检测的可靠性和效率,开发研制数字化、智能化、自动化、图像化的超声波无损探伤系统是当今无损检测技术的必然趋势。论文以超声脉冲反射探伤理论为基础,利用CPLD强大的逻辑处理功能结合单片机MCU作为系统的核心开发了一种数字式的超声波无损探伤仪。在论文设计的数字化超声波探伤仪中,采用了模块化的设计方案,提高了系统的易维护性;选用了低噪声、低漂移、高精度、高可靠性的集成电路芯片,提高了系统的可靠性;在主控芯片上选择了低成本的单片机MCU和可编程逻辑控制器件CPLD,提高了系统开发的灵活性。在论文中首先对超声波检测技术和超声波探伤仪的发展进行了介绍,然后对超声波检测的基本理论进行了探讨,并重点介绍了脉冲反射式超声波探伤仪的基本原理。然后对设计中的数字式超声波探伤仪的总体设计及各功能模块进行了探讨,确定了探伤仪设计的解决方案并对系统解决方案中的主控芯片和可编程逻辑控制芯片进行了选型。之后重点研究数字化超声波探伤仪系统的硬件设计,包括超声波的发射电路,接收电路,信号调理电路以及数据采集处理系统的设计和实现。最后介绍了数字超声无损探伤仪系统的软件设计,对系统软件设计的总体流程、超声波激励脉冲信号产生、数据采集系统的逻辑控制以及回波信号的数据处理进行了介绍。
周昀[6]（2008）在《基于遗传算法的FIR数字滤波器的优化设计与仿真》文中提出数字信号处理中,滤波器一直占有重要的地位,数字滤波器在语音、图像处理和谱分析等应用中经常使用,其优化设计一直受到广大研究者和工程人员的关注。遗传算法是一种模拟自然界生物进化的搜索算法,由于它简单易行,鲁棒性强,尤其是其不需要专门的领域知识而仅需适应度函数作为评价来指导搜索过程,因而在众多领域得到了实际应用。将遗传算法应用于滤波器设计,并基于FPGA实现优化数字滤波器是当前信号处理的研究热点之一。本文首先介绍了遗传算法的基本原理,详细阐述了二进制遗传操作及实数遗传操作的具体方案。在此基础上针对FIR数字滤波器的优化设计特点,首次提出了应用变焦遗传算法优化设计FIR滤波器,并通过实例验证了变焦遗传算法较标准遗传算法具有收敛于最优解的概率较高、解的整体质量较好等优点。针对FIR滤波器优化设计,本文再次提出了应用改进的实数遗传算法设计方案,通过改进自适应变异算子,缩小算法的变异范围,增强算法的局部搜索能力,并以实例验证了优化效果。本文最后基于FPGA对FIR数字滤波器进行了仿真设计,以VHDL语言和Megawizard相结合的方式,设计了一个24阶的低通FIR滤波器的实例,并与MATLAB计算结果进行了比较,验证了设计方案的正确性。
崔鹏[7]（2008）在《基于CPLD的多相位交通信号控制器设计》文中指出现代城市交通日益拥挤,给人们的生活带来了诸多不便,而平面交叉路口则是造成交通堵塞的主要“瓶颈”。交通控制器的好坏直接关系到交通路口的状况,所以它一直是提高城市交通状况的重要手段。由传统方法实现的交通信号控制器虽然在某种程度上能较好的解决交通问题,但鉴于中国城市交通现状,这些系统也存在着一些缺憾和不足。针对这些情况本课题设计了一种基于CPLD的多相位交通控制信号控制器。本论文从研究城市交通控制理论开始,分析了交通十字路口的车流量特点,认为多相位的交通信号控制器更能适应我国的交通状况。通过查阅国内外关于交通信号控制研究的资料,以及研究交通信号控制系统的组成、功能及控制方式,比较了传统控制器实现方法的优劣,在已有成果的基础上,本论文设计了这种基于CPLD的新型的多相位交通信号控制器。本设计分为硬件部分和软件部分,硬件部分为主控制器设计、人机接口设计及串行通讯接口设计。软件部分主要是用VHDL编程语言编写程序以实现预期功能。针对交通信号控制器对稳定性的要求高,本文分析了数字系统的抗干扰特性,并进一步探讨了如何减少干扰,从而使系统更加的稳定。对所设计的控制系统,完成了软件设计,并利用Testbench及实验板完成系统的综合测试和验证,经验证系统达到了预期功能。
肖燕[8]（2008）在《用于验证SCPI翻译模块的GPIB接口设计》文中提出随着计算机技术的迅猛发展,受其影响的仪器行业也发生了巨大的变革,即仪器的手动操作使用改为计算机控制自动测试,世界着名仪器厂家共同研究制定了用于可程控仪器的标准命令,即SCPI（Standard Command for ProgramInstrument）。它实现了程控仪器的器件消息的标准化,其总目标是缩短自动测试设备程序开发时间,保护仪器制造者和使用者双方的硬件和软件投资,为仪器控制和数据利用提供广泛兼容的编码环境。仪器接收到SCPI消息后进行语法分析:接收字符串消息、词法分析、中间代码生成、优化和目标代码生成,语法分析模块的性能直接影响到程控执行效率。为了进一步简化仪器内语法分析模块、提高程控执行效率,本文介绍了一种在PC机和仪器间加入一个翻译模块的方法。在设计仪器时将大大简化软件工作,既能实现仪器语言标准化又能提高仪器对远程控制的响应速度,这在研究实验室内的自制仪器时将是很有用的。随着集成电路的发展,片上系统（SOC）时代的到来,包括复杂可编程逻辑器件（CPLD）和可编程门阵列（FPGA）的可编程ASIC器件不仅能满足片上系统设计的要求,而且具有系统内可再编程的独特优点。GPIB控制器芯片是组建自动测试系统的核心,在测试领域应用广泛。本文拟讨论基于CPLD的自主知识产权的GPIB控制器芯片的设计和实现。GPIB控制器芯片的硬件设计主要分为状态机的实现、数据通道和微处理接口的设计。在设计的时候采用基于模块化设计思想来设计GPIB控制器,用Verilog HDL语言完成对各模块功能的描述,然后利用OuartusⅡ对模块进行仿真、综合,从而完成GPIB控制器芯片的设计。本文首先讨论了设计的背景和意义,介绍了用于验证SCPI翻译模块的基于CPLD的GPIB接口的设计思想。然后详细阐述了GPIB控制豁芯片实现:GPIB控制器的九种接口功能及其状态机实现,遵循IEEE-488协议规范,对数据通路进行了较为细致的说明。最后用带GPIB接口的电压标准源验证SCPI翻译模块,实现PC机对电压标准源的程控,其中硬件是基于Agilent公司的PCI-GPIB卡（82350）,软件控制是在LabVlEW环境下完成的。
毕立恒[9]（2007）在《电子竞赛开发板的设计》文中进行了进一步梳理全国大学生电子设计竞赛自1994年主办以来，吸引了国内许多大学参加，这项赛事已成为国内最成功最有影响力的赛事。这项赛事的目的在于提高学生的创造能力和团队精神，同时也提高学生在电子设计和电子工程上的能力。在赛前，学生通常要设计出一些可以组装的实用模块电路。通过使用这些模块，参赛者可以将精力集中于解决竞赛题目中一些特殊的技术难点。通过分析一些竞赛题目和参赛作品，发现这些模块电路通常包括单片机最小系统、基于EDA开发的可编程高速电路、输入输出扩展电路等。为此，本课题设计出一种基于单片机和可编程逻辑器件综合应用的开发板，该开发板的硬件模块和软件模块可以根据需要组成实用系统。电路由于采用了高性能的器件，从而具有高速、高可靠、小型化和低功耗等优点。本文主要内容包括：设计了基于“MCU+FPGA体系结构”的开发板，电路采用单片机担当控制的核心；通过CPLD／FPGA实现单片机I／O端口的扩展和产生系统所需的各种数据和控制信号。开发板包括了电子设计中常用的模块电路：数／模转换模块、模／数转换模块、通用键盘和显示模块等。同时编写了与开发板系统相配套的单片机子程序文件。由于电路采用了单片机和可编程逻辑逻辑器件的综合应用技术，使得电路连线减少、可靠性提高，从而减小了开发者的工作强度。本文涉及的电路和程序经过调试运行，实现可靠，可以用于电子设计作品的设计。
马霖[10]（2007）在《基于SOPC的高速数据采集系统研究与设计》文中认为随着社会的进步，科技的发展，数据采集以及相应的显示、控制，在现代工业生产及科学研究中的重要地位日益突出，并且对实时、高速数据采集的要求也不断提高。对数据采集设备设计有两方面要求：一方面要求接口灵活且有较高的数据传输率；另一方面需要有高速、高精度、实时性高的高性能控制器件对数据做出快速、准确的响应，并及时处理。传统数据采集卡多是采用PCI或ISA总线接口，安装麻烦、价格昂贵、扩展性差等缺点。通用串行总线USB具有安装方便、高带宽、易扩展等优点，其中USB2.0标准具有480Mbps的最高数据传输率，这使USB成为本系统所选接口类型。控制方面，传统数据采集通常使用单片机或DSP作CPU进行控制和数据处理。单片机的时钟频率低，无法适应高速数据采集；DSP虽能满足速度要求，但速度提高的同时，提高了成本。由FPGA实现的SOPC具有时钟频率高、内部延时小和配置灵活等优势。数据显示方面，采用虚拟仪器，不但可按自己的要求设计、变换灵活，还能执行传统仪器无法实现的许多功能。本系统使用FPGA实现的SOPC控制数据采集系统，利用Labview实现系统的显示与控制。基于课题要求以及对新技术的研究，本文提出了一种基于SOPC（可编程片上系统）和USB2.0接口进行高速数据采集系统的设计方案，并利用Labview实现一个简单虚拟仪器（Ⅵ）的设计，介绍了此方案中用到的USB接口芯片CY7C68013的工作原理，利用FPGA（现场可编程门阵列）实现的SOPC功能模块以及使用Labview虚拟仪器开发平台进行虚拟仪器设计的方法与步骤，并阐述了此方案的硬件实现。在本系统基础上嵌入操作系统，可进一步开发便携式手持数据采集设备；另外，虚拟仪器的应用，用户可按自己的要求自行设计、变换灵活，不仅能执行传统仪器的功能，还能执行传统仪器无法实现的功能。对广大测控技术人员具备较高的参考价值。
二、两类高密度可编程器件CPLD与FPGA的比较分析（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、两类高密度可编程器件CPLD与FPGA的比较分析（论文提纲范文）
（1）可编程逻辑器件测试系统（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 国内外研究动态 |
| 1.3 主要工作及内容安排 |
| 第2章 测试系统总体方案设计 |
| 2.1 测试系统的总体结构概述 |
| 2.2 测试的基本原理 |
| 2.3 通信接口及上位机软件选择 |
| 2.4 本章小结 |
| 第3章 系统硬件设计 |
| 3.1 IspLsi1032测试板主控部分设计 |
| 3.2 IspLsi1032测试板被测部分设计 |
| 3.3 本章小结 |
| 第4章 系统软件设计 |
| 4.1 可编程逻辑器件设计语言 |
| 4.2 可编程逻辑器件逻辑功能设计 |
| 4.3 上位机软件设计 |
| 4.4 本章小结 |
| 第5章 IspLsi1032E测试系统的实现 |
| 5.1 复杂的可编程逻辑器件CPLD |
| 5.2 CPLD器件IspLsi1032E |
| 5.3 测试内容及基本流程 |
| 5.4 测试步骤及算法分析 |
| 5.5 本章小结 |
| 第6章 结论与展望 |
| 6.1 工作结论 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 个人简介 |
| 附录 |
| 附录1 IspLsi1032E测试板部分原理图 |
| 附录2 IspLsi1032E测试板 |
（2）NAND Flash控制器的FPGA验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 致谢 |
| 第一章 引言 |
| 1.1 验证的意义 |
| 1.2 FLASH Memory 概述和发展趋势 |
| 1.2.1 Flash Memory 概述 |
| 1.2.2 Flash Memory 发展趋势 |
| 1.3 课题的来源及研究背景与意义 |
| 1.3.1 课题来源 |
| 1.3.2 研究背景 |
| 1.3.3 课题的意义 |
| 1.4 本文研究主要内容 |
| 1.5 论文的组织结构 |
| 第二章 NAND Flash Memory 介绍 |
| 2.1 NAND Flash 种类 |
| 2.1.1 SLC |
| 2.1.2 MLC |
| 2.2 NAND Flash 的结构 |
| 2.2.1 NAND Flash 的内部结构 |
| 2.2.2 NAND Flash 的外部接口 |
| 2.2.3 NAND Flash 的常用命令 |
| 2.3 NAND Flash 的主要操作 |
| 2.3.1 复位操作 |
| 2.3.2 读 ID 操作 |
| 2.3.4 读状态操作 |
| 2.3.5 页读取操作 |
| 2.3.6 页写入操作 |
| 2.3.7 块擦除操作 |
| 2.4 坏块管理 |
| 2.5 NAND Flash 同步接口时序 |
| 2.6 本章小结 |
| 第三章 NAND Flash 控制器的仿真验证 |
| 3.1 NAND Flash 控制器的模块介绍 |
| 3.2 验证原理 |
| 3.2.1 验证的重要性 |
| 3.2.2 功能验证 |
| 3.3 验证计划 |
| 3.4 验证平台的建立 |
| 3.4.1 验证平台的结构 |
| 3.4.2 NAND Flash 控制器验证平台的设计 |
| 3.5 操作命令的仿真结果 |
| 3.5.1 仿真工具 |
| 3.5.2 仿真结果 |
| 3.6 本章小结 |
| 第四章 NAND Flash 控制器的 FPGA 验证 |
| 4.1 FPGA 介绍 |
| 4.1.1 可编程逻辑器件 |
| 4.1.2 CPLD 与 FPGA 的比较 |
| 4.1.3 FPGA 的特点 |
| 4.1.4 Xilinx FPGA 产品介绍 |
| 4.2 FPGA 验证在 ASIC 中的意义 |
| 4.3 FPGA 的验证流程 |
| 4.4 FPGA 验证平台的搭建 |
| 4.5 验证过程及结果 |
| 4.5.1 验证过程 |
| 4.5.2 验证结果 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文 |
（3）基于FPGA的FFT算法研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 引言 |
| 1 绪论 |
| 1.1 论文研究背景 |
| 1.2 国内外研究现状与存在的问题 |
| 1.2.1 傅里叶变换算法发展与存在的问题 |
| 1.2.2 FFT算法实现现状 |
| 1.2.3 移动通信系统发展概况 |
| 1.3 本文主要内容 |
| 2 快速傅立叶变换数学理论分析 |
| 2.1 离散傅立叶变换算法原理 |
| 2.2 一维快速傅立叶变换算法 |
| 2.2.1 一维快速傅立叶变换算法运算规律及编程思想 |
| 2.2.2 按频率抽取基2、基4和FHT算法分析 |
| 2.3 二维快速傅立叶变换算法原理 |
| 2.4 本章小结 |
| 3 基于FFT的OFDM调制系统研究 |
| 3.1 OFDM技术简介 |
| 3.2 OFDM通信系统结构及工作原理 |
| 3.3 OFDM数学理论分析 |
| 3.4 基于FFT算法的OFDM系统设计 |
| 3.5 本章小结 |
| 4 FPGA设计基础 |
| 4.1 可编程逻辑控制器介绍 |
| 4.1.1 可编程逻辑控制器发展状况 |
| 4.1.2 可编程逻辑控制器件简介 |
| 4.1.3 比较FPGA与CPLD优缺点 |
| 4.1.4 FPGA外围电路简介 |
| 4.2 Quartus Ⅱ软件介绍 |
| 4.3 硬件描述语言介绍 |
| 4.4 FPGA设计原则 |
| 4.5 本章小结 |
| 5. 快速傅立叶变换处理器结构设计 |
| 5.1 FFT处理器总体结构设计 |
| 5.2 蝶形运算单元的设计 |
| 5.2.1 复数乘法器设计 |
| 5.2.2 蝶形运算器实现 |
| 5.3 关于存储器的设计 |
| 5.3.1 内部存储模式与外部存储模式简介 |
| 5.3.2 双口RAM的设计与实现 |
| 5.3.3 对ROM的设计与实现 |
| 5.4 地址产生单元的设计 |
| 5.5 控制单元的设计 |
| 5.6 本章小结 |
| 6 系统实验仿真结果分析 |
| 6.1 FFT处理器所用资源分析 |
| 6.2 FFT处理器的时序仿真 |
| 6.3 OFDM系统的时序仿真 |
| 6.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 后记或致谢 |
| 作者简介及读研期间主要科研成果 |
（4）基于数字频率计的FPGA开发应用研究（论文提纲范文）
| 表目录 |
| 图目录 |
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.2 研究内容 |
| 1.3 EDA 技术概述 |
| 1.4 本章小结 |
| 第二章 FPGA 开发技术概述 |
| 2.1 PLD 发展进程 |
| 2.2 PLD 分类 |
| 2.3 CPLD 和FPGA 的比较 |
| 2.4 PLD 开发语言 |
| 2.4.1 HDL 简介 |
| 2.4.2 HDL 学习的几点重要提示 |
| 2.4.3 HDL 开发流程 |
| 2.5 FPGA 器件及其编程 |
| 2.5.1 Altera 公司FPGA 器件简介 |
| 2.5.2 Altera 公司FPGA 器件编程 |
| 2.5.3 FPGA 通用下载 |
| 2.6 Quartus II 使用简介 |
| 2.7 本章小结 |
| 第三章 频率计测量原理 |
| 3.1 频率计概述 |
| 3.1.1 频率计研究价值 |
| 3.1.2 频率计发展现状 |
| 3.2 频率测量原理 |
| 3.2.1 传统测量方法 |
| 3.2.2 直接测频法 |
| 3.2.3 等精度测频法 |
| 3.2.4 提高测量精度的方法研究 |
| 3.2.5 全同步测频法 |
| 3.3 本章小结 |
| 第四章 系统分析和系统设计 |
| 4.1 系统设计要求 |
| 4.2 系统分析 |
| 4.3 系统结构和模块划分 |
| 4.4 本章小结 |
| 第五章 模块设计及仿真 |
| 5.1 量程估计模块 |
| 5.1.1 量程估计原理 |
| 5.1.2 7位BCD 计数器 |
| 5.1.3 量程估计功能的实现 |
| 5.2 计数时钟和闸门产生模块 |
| 5.3 周期测量计数器模块 |
| 5.4 除法器模块 |
| 5.4.1 除法器原理 |
| 5.4.2 7 位BCD 减法器 |
| 5.4.3 7 位BCD 减法计数器 |
| 5.4.4 除法器实现 |
| 5.5 小数点产生模块 |
| 5.6 数字频率计的顶层电路实现 |
| 5.7 本章小结 |
| 第六章 硬件电路设计 |
| 6.1 被测信号放大整形电路 |
| 6.2 模式输入接口电路 |
| 6.3 显示电路设计 |
| 6.4 FPGA 芯片及配置 |
| 6.4.1 FPGA 芯片简介 |
| 6.4.2 EPC2 配置芯片简介 |
| 6.4.3 下载方式 |
| 6.4.4 FPGA 硬件接口电路 |
| 6.5 频率计硬件电路结构 |
| 6.6 本章小结 |
| 第七章 结论与展望 |
| 7.1 本设计的特点 |
| 7.2 本设计的不足 |
| 7.3 总结与展望 |
| 参考文献 |
| 作者简介及在学期间取得的学术成果 |
| 致谢 |
（5）数字化超声波探伤仪的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 引言 |
| 1.2 超声波检测技术的发展 |
| 1.3 超声波探伤仪的发展 |
| 1.4 论文研究意义 |
| 1.5 论文主要工作 |
| 2 超声波检测基本原理 |
| 2.1 超声场及介质的声参量 |
| 2.1.1 描述超声场的物理量 |
| 2.1.2 介质的声参量 |
| 2.2 超声波在介质中的传播特性 |
| 2.2.1 单一界面上超声波的垂直入射 |
| 2.2.2 单一界面上超声波的倾斜入射 |
| 2.3 超声波检测的原理及方法 |
| 2.3.1 脉冲反射法 |
| 2.3.2 脉冲透射法 |
| 2.3.3 共振法 |
| 2.4 脉冲反射式超声波探伤仪的基本原理 |
| 2.5 本章小结 |
| 3 超声波探伤仪总体设计及解决方案 |
| 3.1 超声波检测系统总体设计 |
| 3.2 超声探伤仪系统解决方案 |
| 3.2.1 CPLD/FPGA 器件及EDA 设计技术 |
| 3.2.2 “单片机＋CPLD/FPGA 体系结构”的特点 |
| 3.3 系统主控芯片选型 |
| 3.3.1 嵌入式微控制器(Microcontroller Unit, MCU) |
| 3.3.2 AT89 系列单片机 |
| 3.4 系统可编程逻辑器件CPLD/FPGA 选型 |
| 3.4.1 CPLD 与FPGA 的逻辑结构、互连结构和编程工艺的比较 |
| 3.4.2 CPLD 与FPGA 使用性能的比较 |
| 3.4.3 MAX II 系列CPLD 器件 |
| 3.5 本章小结 |
| 4 超声波检测系统硬件设计 |
| 4.1 超声换能器 |
| 4.1.1 磁致伸缩换能器 |
| 4.1.2 压电换能器 |
| 4.1.3 超声探头的选用 |
| 4.2 超声波检测模拟电路设计 |
| 4.2.1 超声波发射电路的设计 |
| 4.2.2 输入保护电路设计 |
| 4.2.3 超声回波信号放大电路设计 |
| 4.2.4 带通滤波电路设计 |
| 4.2.5 A/D 驱动电路设计 |
| 4.3 数据采集处理模块设计 |
| 4.3.1 高速A/D 转换 |
| 4.3.2 高速数据存储 |
| 4.4 本章小结 |
| 5 系统软件设计 |
| 5.1 系统软件总体流程 |
| 5.2 超声波激励脉冲信号产生 |
| 5.3 数据采集系统逻辑控制 |
| 5.4 数据处理 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| A.作者在攻读学位期间发表的论文目录 |
| B. 作者在攻读学位期间取得的科研成果目录 |
（6）基于遗传算法的FIR数字滤波器的优化设计与仿真（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 优化问题与遗传算法 |
| 1.1.2 数字滤波器 |
| 1.1.3 可编程逻辑器件 |
| 1.2 课题研究意义 |
| 1.3 研究现状 |
| 1.4 论文结构 |
| 第二章 遗传算法 |
| 2.1 遗传算法概述 |
| 2.1.1 遗传算法的产生与发展 |
| 2.1.2 遗传算法简述 |
| 2.1.3 遗传算法的特点 |
| 2.1.4 遗传算法的应用情况 |
| 2.2 二进制遗传算法的理论基础 |
| 2.2.1 模式定理 |
| 2.2.2 积木块假设 |
| 2.2.3 隐并行性 |
| 2.2.4 性能评估 |
| 2.2.5 收敛性 |
| 2.3 二进制遗传操作 |
| 2.4 实数遗传操作和算法收敛性 |
| 2.4.1 实数遗传操作 |
| 2.4.2 实数遗传算法收敛性的研究 |
| 2.5 遗传算法的改进和发展 |
| 2.6 本章小结 |
| 第三章 FIR 数字滤波器 |
| 3.1 数字滤波器 |
| 3.2 FIR 数字滤波器的设计方法 |
| 3.3 FIR 数字滤波器的基本网络结构 |
| 3.3.1 FIR 数字滤波器的直接型网络结构 |
| 3.3.2 FIR 数字滤波器的线性相位型网络结构 |
| 3.4 本章小结 |
| 第四章 遗传算法在FIR 数字滤波器中的应用 |
| 4.1 变焦遗传算法在FIR 数字滤波器频率采样设计中的应用 |
| 4.1.1 变焦遗传算法(Zooming Genetic Algorithms，ZGA) |
| 4.1.2 变焦遗传算法应用于FIR 数字滤波器频率采样设计及实验结果 |
| 4.2 本文改进的实数遗传算法在FIR 数字滤波器中的应用 |
| 4.2.1 优化准则 |
| 4.2.2 算法描述 |
| 4.2.3 算法实现及实验结果 |
| 4.3 本章小结 |
| 第五章 基于FPGA 的FIR 数字滤波器设计与仿真 |
| 5.1 可编程逻辑器件简介 |
| 5.2 各类PLD 结构 |
| 5.2.1 简单PLD 的结构 |
| 5.2.2 FPGA 的结构 |
| 5.2.3 CPLD 的结构 |
| 5.3 FPGA/CPLD 的应用开发 |
| 5.3.1 FPGA/CPLD 的应用 |
| 5.3.2 FPGA 设计流程及开发工具 |
| 5.4 FIR 数字滤波器的FPGA 实现与仿真 |
| 5.4.1 FIR 数字滤波器的FPGA 实现 |
| 5.4.2 仿真及结果 |
| 5.5 本章小结 |
| 总结 |
| 参考文献 |
| 详细摘要 |
（7）基于CPLD的多相位交通信号控制器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景和选题意义 |
| 1.2 城市道路交通系统概况 |
| 1.2.1 城市道路交通系统的发展及成果 |
| 1.2.2 课题国内外的研究现状及发展 |
| 1.3 本论文主要研究内容及特点 |
| 1.3.1 本论文的主要研究内容 |
| 1.3.2 本论文的特点 |
| 第二章 城市道路交通控制概论 |
| 2.1 城市交通信号系统的分类 |
| 2.2 平面交叉口交通流控制概述 |
| 2.2.1 交叉路口的交通信号控制基本概念 |
| 2.2.2 优化信号配时的设计 |
| 2.3 交叉口管理的原则 |
| 本章小结 |
| 第三章 基于CPLD 的多相位交通控制器的工作原理 |
| 3.1 CPLD 器件简介 |
| 3.2 CPLD 的设计流程与开发环境 |
| 3.2.1 CPLD 的设计流程 |
| 3.2.2 CPLD 的开发环境 |
| 3.3 常用交通信号控制器实现方法的比较 |
| 本章小结 |
| 第四章 硬件系统设计 |
| 4.1 硬件系统功能设计 |
| 4.2 硬件系统设计 |
| 4.2.1 主控制器的选择与设计 |
| 4.2.2 人机接口的设计 |
| 4.2.3 串行通讯接口电路的设计 |
| 4.3 硬件抗干扰分析 |
| 本章小结 |
| 第五章 逻辑系统设计 |
| 5.1 硬件描述语言VHDL |
| 5.2 多相位交通信号控制器逻辑系统的总体设计 |
| 5.3 主控制器模块的VHDL 程序设计 |
| 5.4 程序调试时出现的问题及解决方法 |
| 5.5 逻辑系统可靠性分析 |
| 本章小结 |
| 第六章 系统综合测试及结果 |
| 6.1 Testbench 测试及结果 |
| 6.2 系统测试及结果 |
| 6.2.1 仿真波形分析 |
| 6.2.2 系统测试及结果 |
| 6.2.3 系统测试时出现的问题及解决方法 |
| 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
| 致谢 |
（8）用于验证SCPI翻译模块的GPIB接口设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 本课题提出的背景及意义 |
| 1.2 国内外发展概况 |
| 1.3 本课题所完成的工作 |
| 第2章 用于验证SCPI翻译模块的GPIB接口的设计思想 |
| 2.1 实现GPIB控制芯片的方案选择 |
| 2.2 用于验证SCPI翻译模块的GPIB接口设计 |
| 2.3 CPLD芯片简介 |
| 第3章 CPLD实现GPIB控制器芯片设计 |
| 3.1 GPIB协议简介 |
| 3.2 控制器状态机的设计 |
| 3.3 面向计算机系统总线的接口设计 |
| 3.4 面向GPIB总线的接口设计 |
| 3.5 GPIB接口顶层文件的生成 |
| 第4章 GPIB接口的验证应用设计 |
| 4.1 CPLD实现GPIB控制器芯片构成程控电压标准源的接口电路 |
| 4.2 电压标准源的设计 |
| 4.3 SCPI简介 |
| 4.4 基于Lab VIEW的虚拟仪器设计 |
| 4.5 带GPIB接口的电压标准源的实物图 |
| 第5章 调试 |
| 5.1 结果显示 |
| 5.2 CPLD芯片的调试 |
| 第6章 结论 |
| 附录 |
| 参考文献 |
| 在校期间科研成果 |
| 致谢 |
（9）电子竞赛开发板的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第1章 绪论 |
| 1.1 选题的意义和背景 |
| 1.1.1 选题的意义 |
| 1.1.2 选题的背景 |
| 1.2 本文主要内容 |
| 第2章 EDA技术的发展及可编程逻辑器件的应用 |
| 2.1 EDA技术的发展 |
| 2.2 可编程逻辑器件在电子产品中的应用 |
| 2.2.1 可编程逻辑器件的特点和分类 |
| 2.2.2 可编程逻辑器件在电子产品中的应用 |
| 2.3 FPGA/CPLD设计技术 |
| 2.3.1 设计方法 |
| 2.3.2 设计流程 |
| 2.3.3 FPGA高端开发技术 |
| 第3章 开发板硬件电路实现 |
| 3.1 单片机+FPGA/CPLD体系结构的特点 |
| 3.1.1 以纯单片机作为控制核心的系统设计的特点 |
| 3.1.2 以纯CPLD/FPGA为控制核心的系统的设计特点 |
| 3.2 开发板的主要组成部分 |
| 3.3 可编程逻辑器件选型 |
| 3.3.1 CPLD与 FPGA结构的比较 |
| 3.3.2 CPLD与 FPGA使用性能的比较 |
| 3.3.3 ACEX1K系列简介 |
| 3.4 开发板主板硬件设计 |
| 3.4.1 显示模块 |
| 3.4.2 键盘模块 |
| 3.4.3 A/D转换模块 |
| 3.4.4 D/A转换部分 |
| 3.4.5 芯片的下载电路 |
| 3.4.6 单片机和FPGA的连接 |
| 3.4.7 串行通讯模块 |
| 3.4.8 串行EEPROM |
| 3.4.9 电源部分 |
| 3.4.10 时钟模块 |
| 第4章 FPGA片内逻辑功能设计 |
| 4.1 FPGA与单片机接口逻辑的VHDL设计 |
| 4.2 通用键盘控制设计 |
| 4.3 A/D器件及多路模拟开关的控制接口 |
| 4.3.1 AD574的控制器设计 |
| 4.3.2 通道控制器 |
| 4.3.3 SRAM数据写入控制器 |
| 第5章 开发板的使用及实例 |
| 5.1 单片机子程序使用方法 |
| 5.2 等精度频率计设计实例 |
| 5.2.1 等精度频率测量原理 |
| 5.2.2 频率计的单片机主控模块 |
| 5.2.3 FPGA/CPLD实现模块 |
| 5.3 开发板硬件抗干扰设计 |
| 第6章 结束语 |
| 致谢 |
| 参考文献 |
| 附录1 攻读学位期间发表论文参与项目情况 |
| 附录2 开发板部分实物图 |
（10）基于SOPC的高速数据采集系统研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 选题背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 课题主要研究内容和主要工作 |
| 1.4 论文的内容简介 |
| 第2章 系统总体设计 |
| 2.1 本系统总体设计 |
| 第3章 系统相关技术 |
| 3.1 FPGA技术 |
| 3.2 SOPC技术及其研究 |
| 3.3 USB总线技术 |
| 3.4 虚拟仪器及 Labview |
| 第4章 系统硬件设计 |
| 4.1 电路总体设计 |
| 4.1.1 系统概述 |
| 4.1.2 技术指标 |
| 4.2 前端采集电路设计 |
| 4.2.1 信号调理电路 |
| 4.2.2 模数转换电路 |
| 4.2.3 采集电路电源 |
| 4.3 FPGA/SOPC核心系统设计 |
| 4.3.1 EP1C6Q240C8芯片介绍 |
| 4.3.2 FPGA最小系统硬件设计 |
| 4.3.3 基于 FPGA的系统设计 |
| 4.3.4 基于 SOPC的系统设计 |
| 4.4 USB2.0电路设计 |
| 4.4.1 CY7C68013芯片介绍 |
| 4.4.2 CY7C68013电路 |
| 4.5 滤波与抗扰 |
| 第5章 系统软件设计 |
| 5.1 固件程序设计 |
| 5.2 USB驱动程序设计 |
| 5.3 应用程序设计 |
| 结论 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的论文 |
四、两类高密度可编程器件CPLD与FPGA的比较分析（论文参考文献）
- [1]可编程逻辑器件测试系统[D]. 徐云厚. 长江大学, 2013(03)
- [2]NAND Flash控制器的FPGA验证[D]. 魏国. 合肥工业大学, 2013(03)
- [3]基于FPGA的FFT算法研究与实现[D]. 华程. 安徽理工大学, 2011(04)
- [4]基于数字频率计的FPGA开发应用研究[D]. 张宏亮. 解放军信息工程大学, 2009(02)
- [5]数字化超声波探伤仪的设计与实现[D]. 廖强. 重庆大学, 2009(12)
- [6]基于遗传算法的FIR数字滤波器的优化设计与仿真[D]. 周昀. 南京林业大学, 2008(09)
- [7]基于CPLD的多相位交通信号控制器设计[D]. 崔鹏. 长安大学, 2008(08)
- [8]用于验证SCPI翻译模块的GPIB接口设计[D]. 肖燕. 西华大学, 2008(08)
- [9]电子竞赛开发板的设计[D]. 毕立恒. 郑州大学, 2007(04)
- [10]基于SOPC的高速数据采集系统研究与设计[D]. 马霖. 西南交通大学, 2007(04)
标签：fpga论文; cpld论文; 数字滤波器论文; 可编程逻辑控制器论文; 仿真软件论文;