导读:本文包含了共享多核处理器论文开题报告文献综述及选题提纲参考文献，主要关键词:片上多核处理器(CMP),共享级缓存建模,访存堆栈距离分布,预取
共享多核处理器论文文献综述
张凌峰[1]（2017）在《多核处理器共享级Cache访存行为建模》一文中研究指出随着电子信息技术的迅速发展,多核处理器在嵌入式设备上得到了广泛的应用。在多核处理器层级的Cache结构中,共享级Cache作为影响处理器性能的重要一环,越来越受到学术界与工业界的重视。了解应用程序的共享级Cache行为表现,不仅能够为硬件人员共享级Cache设计空间探索提供参考,同时也能帮助软件人员进行软件访存行为的优化。本文旨在建立一个针对采用预取机制的共享级Cache行为模型,用于快速准确评估多核架构下共享级Cache的访存行为。本文的工作包含两方面:第一,在开源仿真器Gem5中添加部分代码,提取多核各自对共享级Cache访存的重用距离分布,并计算访存流交叉后共享级Cache的重用距离分布。第二,在验证和分析了以往研究所提出的采用期望堆栈距离分布的建模方法后,本文构建了针对采用预取机制的共享级Cache的神经网络模型。由于预取机制会对堆栈距离分布产生影响,导致基于期望堆栈距离模型在预测此类共享级Cache中精度严重下降。因此,本文建立一种基于人工神经网络共享级Cache模型来预测多核处理器中共享级Cache的访存行为。该模型以第一部分工作中所获得的交叉访存流重用距离分布为输入,应用程序共享级Cache命中次数为输出。本文选取MobyBench2.0测试集来对所建立模型进行精度评估。实验结果显示,本文所建立的神经网络模型在预测采用预取机制的共享级Cache访存行为时与Gem5时钟精确型仿真相比,平均相对误差低于20%,最小为13.7%,相比Gem5精确时钟仿真时间开销,神经网络模型提升速度为53.2%。同时,对于采用预取机制的共享Cache而言,本文建立的神经网络模型预测精度高于采用期望堆栈距离的模型预测精度20-30%。实验结果表明,模型精度达到设计指标,符合设计要求。(本文来源于《东南大学》期刊2017-05-01）
李伟,李洋,陈帆[2]（2016）在《基于共享存储器的密码多核处理器核间通信机制研究与设计》一文中研究指出为有效解决多核密码处理器中核间通信对密码处理性能制约的问题,研究了分组、序列、杂凑密码算法多核处理过程中核间通信的特点.依托分簇式的密码多核处理器,提出了基于共享存储器的硬件结构,能够有效支持256bit以内的任意数据位宽的核间通信传输.提出了基于自选锁邮箱的同步器硬件结构,具备加1、置数、乒乓同步等功能.结合此共享存储器与同步器结构,提出了基于共享存储器的密码多核处理器核间通信机制.基于65nm CMOS工艺库,对共享存储器与同步器进行了实现,实验结果表明,提出的核间通信机制具有硬件开销小、同步效率高的特点,2个时钟周期能够完成4个处理器核对于4组256bit数据的核间通信与同步操作,相比其他核间通信方式,具有明显的优势.(本文来源于《微电子学与计算机》期刊2016年01期）
相里博[3]（2016）在《基于VMM的多核处理器共享缓存的研究与验证》一文中研究指出随着我国工业领域的不断发展和数字信息时代的全面来临,目前国内很多企业有能力而且已经投身于国产CPU的研发,以ARM、X86、POWER以及MIPS微架构为基础的产品逐渐进入市场。这些我们所接触的处理器都是冯·诺依曼体系结构,该体系结构最重要的特点就是存取数据。也就是处理器和存储器之间存和取的问题,Cache就是这样一个位于中央处理器和主存储器之间的高速小容量存储器,作为处理器和主存之间的一个桥梁,解决高速的处理器和低速的主存存取速度在系统运行时的传输不匹配问题。本文内容是对一款多核处理器的共享缓存LLC(Last Level Cache)进行功能性研究和验证,在该处理器的设计中,LLC是第二级缓存(L2 Cache),在结构上连接着主存储器和L1 Cache(一级高速缓存),负责实现L1 Cache与主存储器之间数据的缓存和传输。该多核处理器是一款四核十六线程的处理器芯片,作为多核处理器的最后一级缓存,该设计(LLC)除了要实现普通的缓存功能之外还需要处理多线程共用造成的缓存一致性问题,整个设计采用的是ARM V8架构,该架构采用的存储模型是弱一致性模型,根据该模型的特点在处理共享区域的访存时候本设计采用了抢锁机制。作者通过对设计文档的解读,对该Cache芯片的主要功能部件做了详细的功能性研究,并在与设计人员实时沟通基础之上,制订了比较完整的功能验证方案。以设计规范为标准,提取功能点和创建功能覆盖率模型。采用VMM验证方法学完成了验证平台的搭建,在创建测试用例时候使用带约束的随机化测试和直接测试相结合的方法,在验证过程中采用代码覆盖率和功能覆盖率相结合的方法来衡量验证工作的完成情况并最终完成了整个验证工作。VMM(Verification Methodology Manual)验证方法学是当今业界的主流验证方法学,作者通过对VMM的学习和理解,在标准的VMM验证架构之上使用System Verilog高级硬件验证语言搭建了LLC的验证平台并开发测试用例。作者使用Synopsys公司的VCS仿真器进行功能仿真验证。仿真过程中同时使用了覆盖率驱动的验证、可约束随机测试和定向测试叁者相结合的验证策略,用代码覆盖率和功能覆盖率来检验验证工作的进展。文章最后给出了代码覆盖率和功能覆盖率报告,并且通过对各个报告进行分析把验证过程中发现的Bug进行分类统计。最后,对本设计的验证平台进行复用性研究,在具有同等接口协议的NOC验证工作中,本平台具有较高的复用率。(本文来源于《西安电子科技大学》期刊2016-01-01）
曾露,陈新科,王焕东[4]（2015）在《片上多核处理器的区域共享的双粒度目录》一文中研究指出研究了双粒度目录(DGD)下片上多核处理器的访存行为以及DGD对不同共享行为的目录开销,以进一步降低DGD结构的面积开销。针对DGD需要为共享缓存区域创建额外的块目录项的问题,提出了创新的区域共享的双粒度目录(RSDGD)结构。该结构可用一个区域共享目录项同时维护最多3个共享者共享同一个缓存区域的一致性,从而能有效减少所需的块目录项数量,降低总的目录开销。实验结果表明,和原有的DGD相比,该结构平均减少了25%的目录空间需求,而仅产生了不到0.6%的性能损失。该结构有效地降低了芯片的面积开销,提高了目录结构的可伸缩性。(本文来源于《高技术通讯》期刊2015年07期）
陈占龙,张丁文,吴亮,臧英[5]（2014）在《面向多核处理器的共享cache优化研究进展》一文中研究指出由于技术的发展,片上多核处理器上的核数量和片上缓存的大小一直在增长,且缓存占据了芯片的大部分面积,使得片上缓存所消耗的能量成为存储器子系统中功率损耗的主要贡献者,因此对片上缓存进行优化是提高存储器系统效率的主要途径,增强了片上多核处理器的运算性能。针对共享缓存的管理、一致性等方面介绍了共享缓存的主流优化技术,并探讨了未来的研究方向。(本文来源于《计算机应用研究》期刊2014年10期）
张栌丹,王锐,刘轶,钱德沛[6]（2014）在《基于页着色的多核处理器共享Cache动态分区》一文中研究指出随着多核/众核成为处理器结构发展的主流,并行任务间共享地使用Cache而导致的冲突越来越成为性能提升的瓶颈.利用页着色可以实现对Cache的分区管理,减少共享Cache导致的冲突.页着色的原理是利用内存与Cache之间的组相联映射关系,通过控制分配固定区域的内存而达到分配固定区域Cache的目的,这一方面限制了任务能够请求的物理内存范围,另一方面调整程序使用的Cache空间需要做大量的内存拷贝,带来了不可忽视的开销.为了克服页着色的缺点,文中通过动态内存分配的方式,只对动态分配的页进行着色,在不修改内核和程序源码的前提下实现了动态Cache分区.文中提出的动态内存分配策略(CachePM)会根据运行时环境为任务分配内存,避免不同任务间共享Cache的冲突和同一任务内出现Cache的访问热点,通过合理划分程序运行时动态分配的内存达到Cache分区的目的.当任务的运行环境改变时,CachePM自适应地改变已经分配的堆中数据在物理内存中的布局,以实现Cache分区的动态调节.为进一步降低动态页着色的开销,作者采用了减少和延迟内存拷贝的策略.实验表明,该方法能够有效实现动态Cache分区,从而提高并行运行的任务的性能;同时由于动态内存分配策略避免了同一任务内出现Cache访问热点,单独运行的任务的性能也较在libc下运行有所提升.(本文来源于《计算机学报》期刊2014年07期）
刘宏伟,邱吉,高翔,陈云霁[7]（2014）在《基于二进制插桩的共享指令集异构多核处理器进程迁移方法》一文中研究指出研究了异构多核处理器进程迁移的特点,针对目前解决共享指令集异构多核处理器异构多核间进程迁移方法存在效率、代价、兼容性或者可编程性上的不足,提出了一种基于二进制插桩的进程迁移方法,该方法能够充分利用共享指令集异构多核的优势,以很低的代价大大提升运行效率,并且无需修改源代码和编译系统,有良好的兼容性。在SPEC等测试程序上的实验数据表明,这种方法的效率为内核模拟的2.25倍。(本文来源于《高技术通讯》期刊2014年01期）
李硕,吴峰,乔小琳[8]（2013）在《多核处理器下共享高速缓存划分技术的综述》一文中研究指出多核处理器新技术层出不穷,与此同时多核技术的发展同样还需要解决诸多的问题与面临新的挑战。为了缓解主存与微处理器之间的巨大速度差异,在微处理器中通常集成高速缓存,即cache。本文重点介绍了在多核处理器体系结构下针对共享高速缓存的一些最新的划分技术,这些技术的应用大大地提升了系统的整体性能。(本文来源于《无线互联科技》期刊2013年11期）
方娟,雷鼎[9]（2013）在《多核处理器共享Cache低功耗可重构方法》一文中研究指出为了降低整个处理器的功耗,分析了当前多核Cache低功耗技术,并提出一种面向多核共享Cache低功耗的重构方法.在共享Cache上进行静态重构,分析了Cache重构的必要性,然后在Cache访问的过程中加入重构策略.实验结果证明:在性能平均损失4%的情况下,功耗平均降低了18%左右.(本文来源于《北京工业大学学报》期刊2013年09期）
方娟,郭媚,杜文娟[10]（2013）在《WPP-L2:多核处理器中共享Cache低功耗路预测算法》一文中研究指出针对片上多核处理器下的二级共享Cache的能耗问题提出了基于Cache划分的路预测Cache结构WPP-L2,该结构首先对共享Cache进行公平性划分,然后采用路预测的方法降低了预测命中和失效时各自的能耗开销。实验表明,在基本保持多核处理器性能的同时,8核处理器系统下WPP-L2Cache比基于路预测的L2Cache的能耗延迟乘积EDP(Energy Delay Product)平均下降24.7%,比传统的L2Cache的EDP平均下降66.1%,极大地降低了L2Cache功耗。(本文来源于《计算机科学》期刊2013年08期）
共享多核处理器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
为有效解决多核密码处理器中核间通信对密码处理性能制约的问题,研究了分组、序列、杂凑密码算法多核处理过程中核间通信的特点.依托分簇式的密码多核处理器,提出了基于共享存储器的硬件结构,能够有效支持256bit以内的任意数据位宽的核间通信传输.提出了基于自选锁邮箱的同步器硬件结构,具备加1、置数、乒乓同步等功能.结合此共享存储器与同步器结构,提出了基于共享存储器的密码多核处理器核间通信机制.基于65nm CMOS工艺库,对共享存储器与同步器进行了实现,实验结果表明,提出的核间通信机制具有硬件开销小、同步效率高的特点,2个时钟周期能够完成4个处理器核对于4组256bit数据的核间通信与同步操作,相比其他核间通信方式,具有明显的优势.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
共享多核处理器论文参考文献
[1].张凌峰.多核处理器共享级Cache访存行为建模[D].东南大学.2017
[2].李伟,李洋,陈帆.基于共享存储器的密码多核处理器核间通信机制研究与设计[J].微电子学与计算机.2016
[3].相里博.基于VMM的多核处理器共享缓存的研究与验证[D].西安电子科技大学.2016
[4].曾露,陈新科,王焕东.片上多核处理器的区域共享的双粒度目录[J].高技术通讯.2015
[5].陈占龙,张丁文,吴亮,臧英.面向多核处理器的共享cache优化研究进展[J].计算机应用研究.2014
[6].张栌丹,王锐,刘轶,钱德沛.基于页着色的多核处理器共享Cache动态分区[J].计算机学报.2014
[7].刘宏伟,邱吉,高翔,陈云霁.基于二进制插桩的共享指令集异构多核处理器进程迁移方法[J].高技术通讯.2014
[8].李硕,吴峰,乔小琳.多核处理器下共享高速缓存划分技术的综述[J].无线互联科技.2013
[9].方娟,雷鼎.多核处理器共享Cache低功耗可重构方法[J].北京工业大学学报.2013
[10].方娟,郭媚,杜文娟.WPP-L2:多核处理器中共享Cache低功耗路预测算法[J].计算机科学.2013
标签：片上多核处理器(CMP); 共享级缓存建模; 访存堆栈距离分布; 预取;