导读:本文包含了防护器件论文开题报告文献综述及选题提纲参考文献，主要关键词:28nm工艺,高速IO设计,ESD,T＿Coil结构
防护器件论文文献综述
张博翰,陈建军,梁斌,罗园,黄俊[1]（2019）在《28nm工艺基于T＿Coil结构的带ESD防护器件的高速IO设计》一文中研究指出高速串行接口芯片是通信领域的核心芯片,也是云计算的核心互联芯片,高速串行接口芯片的IO在实现高速率的同时如何保证其军品ESD指标是关键难点之一。传统的设计方法,在保证ESD防护能力的前提下,高速IO设计往往无法达到预期的带宽。针对传统设计方法存在的缺点,采用基于T_Coil结构的带ESD防护器件的高速IO电路结构。然后,完成28nm工艺下基于T_Coil结构的带ESD防护器件的高速IO设计,采用反向二极管技术设计ESD防护器件,使用CadenceVirtuoso软件完成其电路设计和版图设计。最后,基于仿真工具给出了功能性能仿真结果和带寄生参数的仿真结果,并与传统技术进行对比,设计实现了16Gbps的速率。(本文来源于《计算机与数字工程》期刊2019年11期）
顾晓峰,彭宏伟,梁海莲,董树荣,刘湖云[2]（2019）在《高速小回滞双向SCR的ESD防护器件设计》一文中研究指出针对可控硅(SCR)结构的静电放电(ESD)防护器件触发电压高、电压回滞幅度大以及开启速度慢等问题,设计了一种RC触发内嵌PMOS DDSCR(DUT3)器件.基于0.35μm Bipolar-CMOS-DMOS工艺制备了传统DDSCR(DUT1)、内嵌PMOS DDSCR(DUT2)和DUT3叁种器件,利用传输线脉冲系统测试了它们的ESD特性.实验结果表明:与DUT1相比,DUT2触发电压从31.3 V下降至5.46 V,维持电压从3.59 V上升至4.65 V,具有窄小的电压回滞幅度.但是,由于DUT2内嵌PMOS常处于开态,导致DUT2器件漏电流高达10-2 A量级,不适用于ESD防护.通过在DUT2内嵌的PMOS栅上引入RC触发电路,提供固定栅压,获得的DUT3不仅进一步减小了电压回滞幅度,同时具有12.6 ns极短的器件开启时间,与DUT1相比,DUT3开启速度提高了约71.5%,漏电流稳定在10-10 A量级.优化的DUT3器件适用于高速小回滞窄ESD设计窗口低压集成电路的ESD防护.(本文来源于《湖南大学学报(自然科学版)》期刊2019年08期）
苏兆忠,孔旭[3]（2019）在《微波器件低气压放电的机理分析与防护方法》一文中研究指出针对航天航空设备上微波器件易发生低气压放电的问题,该文首先详细分析了低气压放电的机理与影响因素,然后总结了微波器件低气压放电的基本防护原则和常用防护方法。该文提出在微波器件的设计阶段就考虑低气压放电的防护,可以避免后期产品整改所带来的经济和人力损失,有利于提高微波器件的工作可靠性。(本文来源于《电子质量》期刊2019年05期）
肖家木,乔明,齐钊,梁龙飞,曹厚华[4]（2019）在《用于高压ESD防护的高维持电流SCR器件》一文中研究指出静电释放(ESD)是指电荷在两个电势不等的物体之间转移的物理现象,它存在于人们日常工作生活的任意环节。随着集成电路特征尺寸不断减小、集成度不断增高,芯片对ESD也变得越来越敏感。为了用尽可能小的版图面积来实现ESD防护,利用晶闸管结构(SCR)来实现集成电路的ESD防护已成为当下的研究热点。但传统SCR的维持电压和维持电流都很低,若直接将其应用于电源ESD防护则会导致严重的闩锁效应(latch-up)。基于高维持电流设计窗口,提出一种可用于15 V电路的抗闩锁SCR器件,并通过混合仿真验证了该器件的有效性。(本文来源于《电子与封装》期刊2019年05期）
林孟蔚[5]（2019）在《静电防护器件于车载智能终端的应用》一文中研究指出全球汽车在电子化程度越来越高的需求下,每个电子单元在完成单部件后都需通过电磁兼容测试,针对零部件的要求大部分来自车企、国家政府或是国际法规。故设计时适当的考虑放置静电保护器件于主芯片周围或是对外在干扰能量较敏感的接口,是通过电磁兼容测试的关键方法。(本文来源于《汽车实用技术》期刊2019年08期）
陈瑞博[6]（2019）在《基于GGNMOS和SCR静电防护器件的优化设计》一文中研究指出随着制造工艺尺寸的缩小和电路复杂度的提升,静电放电(ESD)对集成电路(Integrated circuit,IC)芯片的影响愈发不容忽视,业界每年由ESD事件造成的经济损失超过100亿美元。然而,大部分IC制造厂对芯片所采取的ESD防护措施相对落后,选用的ESD防护器件仅仅是最基础的二极管串和MOSFET。为了满足ESD设计窗口,制造厂所设计出的ESD器件通常会占用大量的版图面积,引入额外的设计成本。为了降低ESD防护器件的设计成本,本文基于两种常规的ESD防护器件提出多种优化思路,使器件在有限的版图面积上能够发挥更好的ESD防护性能。这两种常规ESD防护器件分别为:栅极接地的NMOS(GGNMOS)器件和可控硅(SCR)器件。GGNMOS是工艺兼容性最强的ESD防护器件,而且GGNMOS自身的维持电压(V_h)足够高,能满足大部分ESD设计窗口的电压下限。但传统GGNMOS器件的触发电压(V_(t1))往往不能满足设计窗口的电压上限,其自身的ESD承受能力略显不足。本文基于0.55nm BCD工艺分析了GGNMOS触发过程与失效原因,总结了影响GGNMOS ESD防护特性的关键参数,提出了GGNMOS器件性能优化的基本思路。在此基础上,本文基于0.6μm BCD工艺提出了叁类高鲁棒性的新型PB-NMOS优化器件。传输线脉冲(TLP)测试结果表明:最优型PB-NMOS器件与传统GGNMOS相比,二次失效电流(I_(t2))提升了15.4%,V_(t1)降低了10%左右。SCR是鲁棒性最强的基础ESD防护器件。然而,由于SCR器件工作时自身过高的触发电压和过低的维持电压,致使器件既无法满足ESD设计窗口的上限也无法满足其下限。为了解决这一问题,本文分别从宏观角度和微观角度分析了SCR器件各个工作状态下的导通特性,提出了降低SCR触发电压的和提升SCR维持电压的关键因素,对比了多种不同的SCR优化方法。在此基础上,本文基于0.18μm BCD工艺提出了两种用于5V电源ESD防护的新型高维持电压SCR器件。利用Sentaurus TCAD仿真软件验证两种新型SCR的可行性,实验结果显示:两种新型SCR器件相对于传统SCR器件的维持电压分别提升了2.2~2.5倍,触发电压降低了14%左右。新型SCR器件在不增加版图面积的前提下解决了SCR器件用于5V电源ESD防护所面临的闩锁问题和触发问题。(本文来源于《郑州大学》期刊2019-04-01）
徐泽坤,沈宏宇,胡涛,李响,董树荣[7]（2019）在《新型VBO接口芯片静电放电防护器件》一文中研究指出为了改进VBO接口电路静电放电(ESD)防护器件性能,提出2种新的ESD防护器件:栅二极管与面积效率二极管触发可控硅整流器(SCR).采用SMIC 40 nm CMOS工艺与SMIC 28 nm PS CMOS工艺制备传统二极管、栅二极管、面积效率SCR;通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析电流密度;通过传输线脉冲测试(TLP)方法,测试不同结构ESD防护器件的Ⅰ-Ⅴ特性.栅二极管的ESD鲁棒性为19.7 mA/μm,导通电阻为1.28Ω,相较于传统二极管降低了38.8%.面积效率二极管触发SCR触发电压为1.82 V,鲁棒性为48.1 mA/μm,相较于传统二极管提升了174.8%.测试结果表明,栅二极管与ASCR和传统ESD器件相比,性能有极大的提升,适合用作VBO接口芯片的ESD防护.(本文来源于《浙江大学学报(工学版)》期刊2019年04期）
朱永鑫,吴琳,陆瑾雯,刘红民,常烁[8]（2019）在《Virtex-4系列塑封BGA器件清洗防护工艺研究》一文中研究指出塑封BGA器件容易吸潮,影响后续装联及服役期间的可靠性。现有的电子装联工艺中,回流焊接前要进行烘烤,以防止焊接过程中产生"爆米花"现象,但对后续清洗过程的防护关注较少,特别对于Virtex-4系列本体带有孔隙的BGA器件,因此,易引发可靠性问题。试验对比了两种阻焊胶的耐高温性能、与清洗剂的兼容性能及涂覆工艺性能。确定其中一种阻焊胶后,用于V4系列BGA器件的清洗防护。通过清洗后开盖检查,验证其防护效果。结果表明,SM-120阻焊胶对试验清洗液能起到有效隔离,可以作为V4系列塑封BGA器件保护材料。(本文来源于《电子工艺技术》期刊2019年01期）
孙康明,李婷,孟丽娅[9]（2019）在《多电源域高速IO的片上模块化ESD防护器件》一文中研究指出提出一种新颖的片上静电泄放(ESD)防护器件,该器件由N阱/P阱二极管、基于high-K金属栅CMOS工艺形成的二极管、寄生的晶闸管(SCR)和内嵌的电源钳位电路等几部分构成,具有多条ESD通路,能实现对单个IO管脚的PS-Mode、NS-Mode、PD-Mode、ND-Mode及DSMode共5种ESD应力模式的保护。本文分析了high-K工艺下各种SCR模块的结构和工作机制,通过合理配置这些SCR,该器件的一些关键ESD参数如触发电压、保持电压等能根据具体需要而调整,以满足片上系统(SoC)的多电源域的应用情况,利用传输线脉冲(TLP)、快速TLP和C-V等方式全方位验证了该器件的性能。结果表明,紧凑的结构、较少的互连线、较低的寄生电容、快速的响应能力使设计的器件适合高速IO接口电路的ESD防护。(本文来源于《河南理工大学学报(自然科学版)》期刊2019年03期）
何积浩,高志良,季启政,张宇,杨铭[10]（2018）在《IEC 61340-5-1:2016《电子器件的静电防护-基本要求》标准解析》一文中研究指出国际电工委员会(International Electro technical Commission,简称IEC)1980年以来先后制修订20余项静电防护国际标准,为欧洲及亚洲国家广泛采用。2016年,IEC发布了新版IEC 61340-5-1,对2007版进行了升级与替代。本文对适用范围、规范性引用文件、静电放电控制方案、静电防护产品认证等修订内容展开解读和分析,旨在为国内相关标准制修订提供参考,为进一步提高国内电子产品静电防护水平提供更多标准相关建议。(本文来源于《标准科学》期刊2018年07期）
防护器件论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对可控硅(SCR)结构的静电放电(ESD)防护器件触发电压高、电压回滞幅度大以及开启速度慢等问题,设计了一种RC触发内嵌PMOS DDSCR(DUT3)器件.基于0.35μm Bipolar-CMOS-DMOS工艺制备了传统DDSCR(DUT1)、内嵌PMOS DDSCR(DUT2)和DUT3叁种器件,利用传输线脉冲系统测试了它们的ESD特性.实验结果表明:与DUT1相比,DUT2触发电压从31.3 V下降至5.46 V,维持电压从3.59 V上升至4.65 V,具有窄小的电压回滞幅度.但是,由于DUT2内嵌PMOS常处于开态,导致DUT2器件漏电流高达10-2 A量级,不适用于ESD防护.通过在DUT2内嵌的PMOS栅上引入RC触发电路,提供固定栅压,获得的DUT3不仅进一步减小了电压回滞幅度,同时具有12.6 ns极短的器件开启时间,与DUT1相比,DUT3开启速度提高了约71.5%,漏电流稳定在10-10 A量级.优化的DUT3器件适用于高速小回滞窄ESD设计窗口低压集成电路的ESD防护.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
防护器件论文参考文献
[1].张博翰,陈建军,梁斌,罗园,黄俊.28nm工艺基于T＿Coil结构的带ESD防护器件的高速IO设计[J].计算机与数字工程.2019
[2].顾晓峰,彭宏伟,梁海莲,董树荣,刘湖云.高速小回滞双向SCR的ESD防护器件设计[J].湖南大学学报(自然科学版).2019
[3].苏兆忠,孔旭.微波器件低气压放电的机理分析与防护方法[J].电子质量.2019
[4].肖家木,乔明,齐钊,梁龙飞,曹厚华.用于高压ESD防护的高维持电流SCR器件[J].电子与封装.2019
[5].林孟蔚.静电防护器件于车载智能终端的应用[J].汽车实用技术.2019
[6].陈瑞博.基于GGNMOS和SCR静电防护器件的优化设计[D].郑州大学.2019
[7].徐泽坤,沈宏宇,胡涛,李响,董树荣.新型VBO接口芯片静电放电防护器件[J].浙江大学学报(工学版).2019
[8].朱永鑫,吴琳,陆瑾雯,刘红民,常烁.Virtex-4系列塑封BGA器件清洗防护工艺研究[J].电子工艺技术.2019
[9].孙康明,李婷,孟丽娅.多电源域高速IO的片上模块化ESD防护器件[J].河南理工大学学报(自然科学版).2019
[10].何积浩,高志良,季启政,张宇,杨铭.IEC61340-5-1:2016《电子器件的静电防护-基本要求》标准解析[J].标准科学.2018