导读:本文包含了五级流水线论文开题报告文献综述及选题提纲参考文献，主要关键词:视频编码,HEVC,环路滤波,去方块滤波
五级流水线论文文献综述
沈高峰,陈松,杨晨,杨灿美[1]（2016）在《基于五级流水线的HEVC DBF模块硬件架构设计》一文中研究指出DBF(Deblocking Filter)是HEVC解码器中复杂度较高的一个部分,它的处理速度直接影响到整个视频解码器的性能.提出了一种基于五级流水线操作的高性能DBF模块硬件架构,为了消除流水线操作中数据依赖的影响,选取了16×8像素单元作为基本处理单元,占用很少的内部存储器资源.硬件架构使用Verilog硬件描述语言实现,并通过Xilinx-ISE工具进行了电路综合.结果表明,此电路架构能够在48.1 MHz的工作频率下,达到4 096×2 048分辨率60fps高清视频的实时解码要求.(本文来源于《微电子学与计算机》期刊2016年10期）
沈兴浩[2]（2016）在《基于ORBIS32指令集的五级流水线CPU设计》一文中研究指出近年来国内对CPU的研究日益增多,也有着许多开源CPU架构以及开源CPU产品。基于开源的CPU架构设计一款自主可控的CPU是本文的主要思路。这样做的好处是:一是指令集和工具链被大多人使用,二是可以根据自身需求自主地定制CPU。本次的设计从CPU指令集开始,我们研究了ORBIS32指令集规律。根据规律我们设计了CPU的译码模块,通过译码模块译码出控制信号和操作数地址。同时在译码模块中对分支跳转、ALU计算、LSU访问做了很多的前置优化。我们还重新设计了ALU模块,将ALU的功能模块划分成多个子模块便于ASIC的替换。在设计寄存器回写信号的时候,我们同时也设计了回写信号TAG,用来控制流水线暂停的处理。在LSU操作即访存操作模块,我们设计了访存流水线,使CPU在访存阶段不需要暂停。针对于CPU设计过程中的几个关键问题,我们做了具体的分析。根据实验的结果,我们很好的解决了数据相关、Load-used数据相关和分支跳转的问题。我们通过设计巧妙的汇编程序来测试这些问题。通过设计回写数据TAG,用来对乘法计算、访存阶段以及其他不能在执行阶段得到结果的运算作流水线暂停判断。最后,我们利用软件测试的方法对CPU进行了可测试性设计。我们设计了自检测的汇编程序集用来做测试激励以及参考模型。我们设计了检测器用来检测最终的结果。通过实验的检测,我们已经完成了CPU设计的测试部分,验证了CPU的功能。(本文来源于《吉林大学》期刊2016-06-01）
阿布杜[3]（2015）在《带中断系统的五级流水线CPU设计》一文中研究指出中央处理器广义上指一系列可以执行复杂的计算机程序的逻辑机器。这个空泛的定义很容易地将在“CPU”这个名称被普遍使用,之前的早期计算机也包括在内。无论如何,至少从20世纪60年代早期开始(Weik 1961),这个名称及其缩写已开始在电子计算机产业中得到广泛应用。尽管与早期相比,“中央处理器”在物理形态、设计制造和具体任务的执行上有了戏剧性的发展,但是其基本的操作原理一直没有改变。早期的中央处理器通常是为大型及特定应用的计算机而定制。但是,这种昂.贵的为特定应用定制CPU的方法很大程度上已经让位于开发便宜、标准化、适用于一个或多个目的的处理器类。这个标准化趋势始于由单个晶体管组成的大型机和微机年代,随着集成电路的出现而加速。IC使得更为复杂的CPU可以在很小的空间中设计和制造(在微米的量级)。CPU的标准化和小型化都使得这一类数字设备在现代生活中的出现频率远远超过有限应用专用的计算机。现代微处理器出现在包括从汽车到手机到儿童玩具在内的各种物品中。论文首先介绍了中央处理器发展的历史,以及本文设计的研究背景,并在此基础上着重介绍了精简指令RISC CPU的结构以及基于RISC结构的MIPS CPU的有关背景资料,为论文后续的设计做好铺垫。接着详细介绍了一款基于MIPS指令集的5级流水线CPU的设计。本CPU主要包括流水线模块,控制模块,中断处理模块,以及ROM和RAM模块。本文成功解决了流水线设计中的数据相关以及控制相关问题,并为精确中断和异常处理设计了相应的电路。最后使用EDA验证软件Modelsim对设计进行了功能仿真和门级仿真,并将设计下载到了基于Altera Cyclone4 FPGA的开发板上进行了验证。验证结果表明本设计能实现所有功能。(本文来源于《广东工业大学》期刊2015-10-01）
王绍坤[4]（2015）在《基于FPGA的五级流水线CPU》一文中研究指出基于FPGA平台设计并实现了一种五级流水线CPU.它参考MIPS机将指令的执行过程进行抽象,把指令分成取值、译码、执行、访存、写回五级流水处理.首先设计系统级的结构,决定CPU的结构和指令系统.其次对整体结构进行分解,确定模块与模块之间的信号连接,采用VHDL实现CPU.最后通过Debug-controller调试软件对五级流水线CPU进行调试.结果表明了所设计的流水线CPU的有效性.(本文来源于《计算机系统应用》期刊2015年03期）
秘海晓[5]（2012）在《基于FPGA的32位五级流水线CPU的研究与设计》一文中研究指出目前，国内大部分高校的计算机组成实验平台是纯硬件化的，内部结构固定，灵活性差，不利于学生自主创新，大大降低了教学质量。FPGA技术提供了一个灵活的设计平台，本论文采用FPGA技术，设计了32位五级流水线CPU，可应用于计算机组成实验课程，有助于提高教学质量。论文根据实际需要，结合理论研究，提出了基于FPGA的五级流水线CPU的总体结构模型，利用DE2开发平台完成了32位五级流水线CPU的设计过程，实现了取指IF、指令译码ID、指令执行EXE、存储MEM和结果写回WB五个周期的功能设计，并专门设计了流水线演示系统，通过对系统演示效果的分析，验证了CPU设计的合理性。论文采用Verilog HDL语言，完成了流水线CPU五个周期的设计。取指周期设计了PC寄存器和指令存储器，实现了取指令功能；译码周期设计了控制器CU、寄存器堆等部件，完成了20条指令的译码功能；指令执行周期主要对运算器ALU的设计，实现了对数据的运算操作；存储周期完成了数据存储器的设计，用于存储周期的读写操作；结果写回周期，通过设计多路器，实现将正确的结果写回到目的寄存器中。流水线的设计，必然带来相关问题，含有数据相关、控制相关和结构相关。论文重点对前两种相关进行了研究与处理，设计了内部前推方法和暂停流水方法相结合的策略，解决了流水线数据相关问题，采用延迟转移法，解决了流水线控制相关问题。论文设计了流水线演示系统，实现了流水线演示及效果分析的功能。最后，编写了测试程序，在FPGA平台上对流水线CPU进行了功能验证，并分析了流水效果，CPU运行正常，功能完备，取得了预期的结果。(本文来源于《河北工业大学》期刊2012-11-01）
赖兆磬,潘明,许勇,张辉[6]（2008）在《嵌入式五级流水线CPU核的设计与实现》一文中研究指出本文基于FPGA平台设计并实现了一种嵌入式16位RISCCPU核。以MIPSCPU指令集为参考,完成指令集设计;对指令处理过程进行抽象,把指令分成取指、译码、执行、访存、写回五级流水处理,根据处理过程所需要的元件构建五级数据通路;针对流水线处理产生的数据相关构建旁路通路;根据五级数据通路及旁路通路所需要的协调信号构建控制通路;把数据通路和控制通路融合成CPU核。采用VHDL实现CPU核;在CPU核上运行测试程序,并给出仿真结果;在FPGA平台上对CPU核进行验证。结果表明了所设计CPU核的有效性。(本文来源于《微计算机信息》期刊2008年29期）
五级流水线论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
近年来国内对CPU的研究日益增多,也有着许多开源CPU架构以及开源CPU产品。基于开源的CPU架构设计一款自主可控的CPU是本文的主要思路。这样做的好处是:一是指令集和工具链被大多人使用,二是可以根据自身需求自主地定制CPU。本次的设计从CPU指令集开始,我们研究了ORBIS32指令集规律。根据规律我们设计了CPU的译码模块,通过译码模块译码出控制信号和操作数地址。同时在译码模块中对分支跳转、ALU计算、LSU访问做了很多的前置优化。我们还重新设计了ALU模块,将ALU的功能模块划分成多个子模块便于ASIC的替换。在设计寄存器回写信号的时候,我们同时也设计了回写信号TAG,用来控制流水线暂停的处理。在LSU操作即访存操作模块,我们设计了访存流水线,使CPU在访存阶段不需要暂停。针对于CPU设计过程中的几个关键问题,我们做了具体的分析。根据实验的结果,我们很好的解决了数据相关、Load-used数据相关和分支跳转的问题。我们通过设计巧妙的汇编程序来测试这些问题。通过设计回写数据TAG,用来对乘法计算、访存阶段以及其他不能在执行阶段得到结果的运算作流水线暂停判断。最后,我们利用软件测试的方法对CPU进行了可测试性设计。我们设计了自检测的汇编程序集用来做测试激励以及参考模型。我们设计了检测器用来检测最终的结果。通过实验的检测,我们已经完成了CPU设计的测试部分,验证了CPU的功能。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
五级流水线论文参考文献
[1].沈高峰,陈松,杨晨,杨灿美.基于五级流水线的HEVCDBF模块硬件架构设计[J].微电子学与计算机.2016
[2].沈兴浩.基于ORBIS32指令集的五级流水线CPU设计[D].吉林大学.2016
[3].阿布杜.带中断系统的五级流水线CPU设计[D].广东工业大学.2015
[4].王绍坤.基于FPGA的五级流水线CPU[J].计算机系统应用.2015
[5].秘海晓.基于FPGA的32位五级流水线CPU的研究与设计[D].河北工业大学.2012
[6].赖兆磬,潘明,许勇,张辉.嵌入式五级流水线CPU核的设计与实现[J].微计算机信息.2008