导读:本文包含了肖特基源漏论文开题报告文献综述及选题提纲参考文献，主要关键词:Ge晶体管,Si钝化,转移特性,输出特性
肖特基源漏论文文献综述
卢启海,韩根亮,吴志国,郑礴,宋玉哲[1]（2018）在《高κ栅介质肖特基源、漏极Ge-pMOSFET的电学特性》一文中研究指出利用紫外曝光光刻技术和精简的半导体加工工艺,用一步光刻制备了以HfO_2为高κ栅介质,NiGe为肖特基源、漏极的Ge-pMOSFET器件,并在栅极中引入厚度1 nm的Si层对HfO_2和Ge接触界面进行了钝化处理.器件的电学特性测试结果表明,Si钝化效果显着,不仅可确保HfO_2有较高的κ值(22),约为钝化前(κ=10)的两倍,还提高了器件的开启速度和开关比;器件亚阈值摆幅降低为钝化前的50%,开关比从钝化前的105提高至770,提高了约7倍,表明Si钝化是提高器件性能的关键.探讨了Ge-pMOSFET器件呈现双极性的原因,认为肖特基源、漏极在正向栅压下易击穿是导致该现象的主要因素.(本文来源于《兰州大学学报(自然科学版)》期刊2018年03期）
张茂添[2]（2014）在《Ge沟道肖特基源漏场效应晶体管的制备与特性分析》一文中研究指出随着半导体技术的不断发展,Si MOSFET器件的小型化日益接近其物理极限,而具有高迁移率的Ge材料和HfO2等高κ介质由于其在未来MOSFET技术中的应用前景得到研究者的广泛关注。各种新结构Ge MOSFET器件中,肖特基源漏场效应晶体管(SB-MOSFET)因为在源漏浅结的制造、源漏接触电阻的降低、制备温度的降低和制备工艺的简化等方面具有优势而成为了研究的热点。本文首先通过仿真模拟分析了SB-MOSFET的特性和工作原理,并分别设计了传统pn结源漏MOSFET和SB-MOSFET两种器件的结构、工艺及版图。分别以体Ge、体Si、绝缘体上Ge材料(germaium on insulator, GOI)和绝缘体上Si材料(silicon on insulator, SOI)为衬底制备了上述两种器件,并进行相应的特性表征和分析,得到的主要成果如下：1、对p沟道SB-MOSFET器件的仿真结果表明：与体Ge衬底相比,GOI衬底上实现SB-MOSFET具有更大的开态电流和更小的关态电流。器件的驱动电流随着源漏处肖特基结的电子势垒高度增大而增大；而关态电流随着GOI上Ge层厚度的减小而降低。2、在Ge、Si衬底上制备了pn结源漏MOSFET。其中Ge MOSFET的有效空穴迁移率达到了200cm2.V-1s-1,比传统Si MOSFET略高,并且是实验对照SiMOSFET的叁倍左右。但是,由于制备的两个器件有效掺杂浓度较低,使器件串联电阻非常大,限制了器件驱动电流的提高；另一方面由于在高温下退火,引起了栅介质性能退化。Ge MOSFET和Si MOSFET都因这一原因而使器件的转移特性和栅极性能未表现出较理想的性质。3、在体Ge、体Si、GOI衬底上制备了SB-MOSFET,性能测试表明,制备的Ge器件获得了较好的特性,其源漏肖特基结整流比达到5.6×102,并获得了较小的亚阈值摆幅,约278mV/dec;较大的开关比,约4.5×102；其有效空穴迁移率达到了275cm2.V-1s-1,比传统Si MOSFET提升了约83%。制备的Si器件获得了较小的亚阈值摆幅约139mV/dec和较大的开关比约1.7×103。GOISB-MOSFET的峰值有效空穴迁移率达到了300cm2. V-1s-1,但由于衬底材料本身掺杂过高,导致器件关态电流过大,影响了器件的转移特性和输出特性。(本文来源于《厦门大学》期刊2014-06-30）
张茂添,刘冠洲,李成,王尘,黄巍[3]（2014）在《Ge/SiGe异质结构肖特基源漏MOSFET》一文中研究指出制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。(本文来源于《半导体技术》期刊2014年02期）
吴佳宏,屈新萍[4]（2012）在《Mg-In-Zn-O肖特基源漏薄膜晶体管的性能研究》一文中研究指出通过溶胶-凝胶法在SiO2/Si衬底上制备Mg-In-Zn-O(MIZO)透明氧化物半导体薄膜,并制备了MIZO肖特基源漏薄膜晶体管。实验结果表明,制备的MIZO薄膜呈现非晶态,具有良好的透过率。5%配比的MIZO具有较好的晶体管特性,其他Mg配比的MIZO薄膜晶体管性能随着Mg含量增加而变差。实验结果发现,由于先在氧化层上淀积金属源漏,使得器件受到较多界面态的影响,导致漏电流崩塌效应,漏电流随着漏电压的增大而略微变小,当改变金属的淀积顺序时,此效应得到改善。(本文来源于《固体电子学研究与进展》期刊2012年05期）
汤晓燕,张义门,张玉明[5]（2009）在《SiC肖特基源漏MOSFET的阈值电压》一文中研究指出SiC肖特基源漏MOSFET的阈值电压不同于传统的MOSFET的阈值电压.在深入分析工作机理的基础上,利用二维模拟软件ISE提取并分析了器件的阈值电压.对SiC肖特基源漏MOSFET的阈值电压给出物理描述,得出当源极载流子主要以场发射方式进入沟道,同时沟道进入强反型状态,此时的栅电压是该器件的阈值电压.(本文来源于《物理学报》期刊2009年01期）
栾苏珍,刘红侠,贾仁需,蔡乃琼,王瑾[6]（2008）在《高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响》一文中研究指出研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也不相同.如果源漏与栅交迭,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆迭栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.(本文来源于《物理学报》期刊2008年07期）
栾苏珍,刘红侠,贾仁需,蔡乃琼,王瑾[7]（2008）在《考虑量子效应的超薄体双栅肖特基源漏MOSFET电流解析模型(英文)》一文中研究指出推导了超薄体双栅肖特基势垒MOSFET器件的漏电流模型,模型中考虑了势垒高度变化和载流子束缚效应.利用叁角势垒近似求解薛定谔方程,得到的载流子密度和空间电荷密度一起用来得到量子束缚效应.由于量子束缚效应的存在,第一个子带高于导带底,这等效于禁带变宽.因此源漏端的势垒高度提高,载流子密度降低,漏电流降低.以前的模型仅考虑由于镜像力导致的肖特基势垒降低,因而不能准确表示漏电流.包含量子束缚效应的漏电流模型克服了这些缺陷.结果表明,较小的非负肖特基势垒,甚至零势垒高度,也存在隧穿电流.二维器件模拟器Silvaco得到的结果和模型结果吻合得很好.(本文来源于《半导体学报》期刊2008年05期）
徐博卷,杜刚,夏志良,曾朗,韩汝琦[8]（2007）在《双栅肖特基源漏MOSFET的阈值电压模型(英文)》一文中研究指出通过求解泊松方程得到了双栅肖特基势垒MOSFET的解析模型.这个解析模型包括整个沟道的准二维电势分布和适用于短沟双栅肖特基势垒MOSFET的阈值电压模型.数值模拟器ISE DESSIS验证了模型结果.(本文来源于《半导体学报》期刊2007年08期）
冯健峰[9]（2005）在《硅肖特基源漏MOSFET的模拟研究》一文中研究指出本文对硅基肖特基源漏MOSFET(简称SBSD-MOSFET)进行模拟研究。SBSD-MOSFET用肖特基接触代替了pn结来做MOSFET的源漏区。这种结构器件能有效降低困扰常规MOSFET的短沟效应和寄生的双极效应，能大幅度减小器件尺寸。其制备工艺简单，避免了离子注入工艺和退火步骤。首先，文中分析了SBSD-MOSFET的电流输运机制。根据其结构特点，我们可以将其看作是两个背靠背的肖特基二极管。源漏区肖特基接触界面的特性和常规肖特基二极管相似，电流的输运主要以热电子发射和隧道效应为主。其次，本文通过二维模拟软件DESSIS模拟了体硅SBSD-MOSFET的基本伏安特性，模拟结果显示，体硅SBSD-MOSFET有着较大的反栅压泄漏电流，而反栅压泄漏电流包括两部分：来自源结的热发射泄漏电流与来自漏结的隧穿泄漏电流。最后，我们的模拟发现，普通SOI结构SBSD-MOSFET能有效阻挡来自源结的热电子发射泄漏电流，但仍不能阻挡来自漏结的隧穿泄漏电流。为此本文给出一种侧墙不对称SOI结构SBSD-MOSFET，该器件获得了良好的开关特性，漏侧较厚的侧墙保证了小的泄漏电流，同时源侧较薄的侧墙能获得大的驱动电流。栅长和硅材料掺杂浓度对侧墙不对称SOI结构SBSD-MOSFET的特性影响很小，该优点表明，侧墙不对称SOI结构SBSD-MOSFET的研制能获得较高的成品率。(本文来源于《西安电子科技大学》期刊2005-01-01）
汤晓燕,张义门,张玉明,郜锦侠,陈锐标[10]（2004）在《6H-SiC肖特基源漏n沟MOSFET的数值-解析模型》一文中研究指出分析了 6 H- Si C肖特基源漏 MOSFET的电流输运机制 ,并建立了数值 -解析模型 .模型正确地计入了隧道电流和势垒降低的影响 ,能准确反映器件的特性 .模拟结果显示 ,源极肖特基的势垒高度是影响器件特性的主要因素 ,随着温度升高 ,器件的特性将变得更好 .(本文来源于《半导体学报》期刊2004年09期）
肖特基源漏论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着半导体技术的不断发展,Si MOSFET器件的小型化日益接近其物理极限,而具有高迁移率的Ge材料和HfO2等高κ介质由于其在未来MOSFET技术中的应用前景得到研究者的广泛关注。各种新结构Ge MOSFET器件中,肖特基源漏场效应晶体管(SB-MOSFET)因为在源漏浅结的制造、源漏接触电阻的降低、制备温度的降低和制备工艺的简化等方面具有优势而成为了研究的热点。本文首先通过仿真模拟分析了SB-MOSFET的特性和工作原理,并分别设计了传统pn结源漏MOSFET和SB-MOSFET两种器件的结构、工艺及版图。分别以体Ge、体Si、绝缘体上Ge材料(germaium on insulator, GOI)和绝缘体上Si材料(silicon on insulator, SOI)为衬底制备了上述两种器件,并进行相应的特性表征和分析,得到的主要成果如下：1、对p沟道SB-MOSFET器件的仿真结果表明：与体Ge衬底相比,GOI衬底上实现SB-MOSFET具有更大的开态电流和更小的关态电流。器件的驱动电流随着源漏处肖特基结的电子势垒高度增大而增大；而关态电流随着GOI上Ge层厚度的减小而降低。2、在Ge、Si衬底上制备了pn结源漏MOSFET。其中Ge MOSFET的有效空穴迁移率达到了200cm2.V-1s-1,比传统Si MOSFET略高,并且是实验对照SiMOSFET的叁倍左右。但是,由于制备的两个器件有效掺杂浓度较低,使器件串联电阻非常大,限制了器件驱动电流的提高；另一方面由于在高温下退火,引起了栅介质性能退化。Ge MOSFET和Si MOSFET都因这一原因而使器件的转移特性和栅极性能未表现出较理想的性质。3、在体Ge、体Si、GOI衬底上制备了SB-MOSFET,性能测试表明,制备的Ge器件获得了较好的特性,其源漏肖特基结整流比达到5.6×102,并获得了较小的亚阈值摆幅,约278mV/dec;较大的开关比,约4.5×102；其有效空穴迁移率达到了275cm2.V-1s-1,比传统Si MOSFET提升了约83%。制备的Si器件获得了较小的亚阈值摆幅约139mV/dec和较大的开关比约1.7×103。GOISB-MOSFET的峰值有效空穴迁移率达到了300cm2. V-1s-1,但由于衬底材料本身掺杂过高,导致器件关态电流过大,影响了器件的转移特性和输出特性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
肖特基源漏论文参考文献
[1].卢启海,韩根亮,吴志国,郑礴,宋玉哲.高κ栅介质肖特基源、漏极Ge-pMOSFET的电学特性[J].兰州大学学报(自然科学版).2018
[2].张茂添.Ge沟道肖特基源漏场效应晶体管的制备与特性分析[D].厦门大学.2014
[3].张茂添,刘冠洲,李成,王尘,黄巍.Ge/SiGe异质结构肖特基源漏MOSFET[J].半导体技术.2014
[4].吴佳宏,屈新萍.Mg-In-Zn-O肖特基源漏薄膜晶体管的性能研究[J].固体电子学研究与进展.2012
[5].汤晓燕,张义门,张玉明.SiC肖特基源漏MOSFET的阈值电压[J].物理学报.2009
[6].栾苏珍,刘红侠,贾仁需,蔡乃琼,王瑾.高k栅介质对肖特基源漏超薄体SOIMOSFET性能的影响[J].物理学报.2008
[7].栾苏珍,刘红侠,贾仁需,蔡乃琼,王瑾.考虑量子效应的超薄体双栅肖特基源漏MOSFET电流解析模型(英文)[J].半导体学报.2008
[8].徐博卷,杜刚,夏志良,曾朗,韩汝琦.双栅肖特基源漏MOSFET的阈值电压模型(英文)[J].半导体学报.2007
[9].冯健峰.硅肖特基源漏MOSFET的模拟研究[D].西安电子科技大学.2005
[10].汤晓燕,张义门,张玉明,郜锦侠,陈锐标.6H-SiC肖特基源漏n沟MOSFET的数值-解析模型[J].半导体学报.2004